基于FPGA的极化分集研究
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-14页 |
| ·课题来源及研究目的和意义 | 第9页 |
| ·国内外极化分集技术发展概况 | 第9-13页 |
| ·国外极化分集技术发展概况 | 第10-11页 |
| ·国内极化分集技术发展概况 | 第11-13页 |
| ·主要研究内容 | 第13-14页 |
| 第2章 分集接收及相关技术 | 第14-33页 |
| ·分集技术 | 第14-17页 |
| ·分集的必要性 | 第14-15页 |
| ·分集接收的种类 | 第15-17页 |
| ·分集合并算法 | 第17-20页 |
| ·选择合并算法 | 第17页 |
| ·等增益合并算法 | 第17-18页 |
| ·最大比合并算法 | 第18-19页 |
| ·三种合并算法的比较 | 第19-20页 |
| ·锁相环技术 | 第20-27页 |
| ·模拟锁相环分析 | 第20-23页 |
| ·数字锁相环分析 | 第23-24页 |
| ·典型的二阶数字锁相环 | 第24-25页 |
| ·数字锁相环的稳定性和稳态误差分析 | 第25-27页 |
| ·利用DPLL去除频偏分量 | 第27-30页 |
| ·系统中的频偏 | 第27-28页 |
| ·DPLL误差传递函数的高通特性 | 第28-30页 |
| ·自动增益控制原理 | 第30-32页 |
| ·本章小结 | 第32-33页 |
| 第3章 系统设计方案及论证 | 第33-40页 |
| ·系统总体方案 | 第33页 |
| ·AGC系统设计 | 第33-34页 |
| ·差模环设计 | 第34-37页 |
| ·差模环原理 | 第34页 |
| ·差模环仿真 | 第34-37页 |
| ·最大比合并技术 | 第37-38页 |
| ·DPLL去除频偏的验证 | 第38-39页 |
| ·本章小结 | 第39-40页 |
| 第4章 系统硬件设计 | 第40-49页 |
| ·系统硬件设计方案 | 第40页 |
| ·A/D采样模块设计 | 第40-41页 |
| ·D/A模块设计 | 第41-42页 |
| ·FPGA设计 | 第42-46页 |
| ·芯片简介 | 第42-43页 |
| ·差模环的FPGA实现 | 第43-45页 |
| ·信号加权模块的FPGA实现 | 第45-46页 |
| ·DPLL的FPGA实现 | 第46页 |
| ·仿真实现结果 | 第46-48页 |
| ·本章小结 | 第48-49页 |
| 结论 | 第49-50页 |
| 参考文献 | 第50-53页 |
| 哈尔滨工业大学硕士学位论文原创性声明 | 第53页 |
| 哈尔滨工业大学硕士学位论文使用授权书 | 第53页 |
| 哈尔滨工业大学硕士学位涉密论文管理 | 第53-54页 |
| 致谢 | 第54页 |
