| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第1章 绪论 | 第10-17页 |
| ·论文的研究背景和意义 | 第10页 |
| ·水下通信网络研究和发展的国内外现状 | 第10-12页 |
| ·水下通信网络节点的工作原理和研究重点 | 第12-13页 |
| ·嵌入式系统 | 第13-15页 |
| ·嵌入式系统技术的发展 | 第14页 |
| ·嵌入式系统的特点 | 第14-15页 |
| ·水下通信网络节点硬件总体方案 | 第15-16页 |
| ·论文的主要研究内容 | 第16-17页 |
| 第2章 系统硬件方案和主控制(处理)器的选型 | 第17-28页 |
| ·系统硬件方案 | 第17-18页 |
| ·ARM的选型 | 第18-24页 |
| ·内核的分类及粗选 | 第18-19页 |
| ·公司的分类及粗选 | 第19-20页 |
| ·ARM的细选 | 第20-24页 |
| ·DSP的选型 | 第24-27页 |
| ·TMS320C55x系列DSP的硬件结构 | 第25-26页 |
| ·TMS320C55x系列DSP的比较和选型 | 第26-27页 |
| ·本章小结 | 第27-28页 |
| 第3章 系统硬件平台的设计 | 第28-57页 |
| ·引言 | 第28页 |
| ·系统硬件平台的总体结构设计 | 第28-29页 |
| ·系统硬件平台的电源设计 | 第29-33页 |
| ·ARM芯片及其外围设备的电源 | 第30-31页 |
| ·DSP芯片及其外围设备的电源 | 第31-32页 |
| ·FPCA芯片的电源 | 第32-33页 |
| ·CODEC芯片的电源 | 第33页 |
| ·ARM芯片及其外围设备 | 第33-44页 |
| ·AT91RM9200的构成及主要特点 | 第34-37页 |
| ·ARM与FLASH的接口设计 | 第37-38页 |
| ·ARM与SDRAM的接口设计 | 第38-39页 |
| ·串行接口的设计 | 第39-40页 |
| ·实时时钟芯片 | 第40-41页 |
| ·以太网接口物理层芯片 | 第41-43页 |
| ·SD卡的接口设计 | 第43-44页 |
| ·DSP芯片及其外围设备 | 第44-49页 |
| ·TMS320VC5510 A简介 | 第45-47页 |
| ·DSP与FLASH接口设计 | 第47-48页 |
| ·DSP与 SDRAM的接口设计 | 第48-49页 |
| ·现场可编程门阵列(FPGA)芯片 | 第49-51页 |
| ·ARM与 DSP的连接 | 第51-54页 |
| ·TMS320VC5510A的HPI接口 | 第51-52页 |
| ·双向三态总线收发器 | 第52-53页 |
| ·AT91RM9200与TMS320VC5510A的接口设计 | 第53-54页 |
| ·音频编解码芯片(CODEC)与主处理器的接口设计 | 第54-55页 |
| ·本章小结 | 第55-57页 |
| 第4章 系统的调试 | 第57-66页 |
| ·引言 | 第57页 |
| ·CODEC的配置 | 第57-60页 |
| ·SPI协议 | 第57-58页 |
| ·多通道缓冲串口(McBSP)的时钟停止模式 | 第58页 |
| ·DSP对CODEC的配置 | 第58-59页 |
| ·CODEC的配置结果 | 第59-60页 |
| ·FPGA和 DSP的程序设计 | 第60-63页 |
| ·FPGA实现的功能 | 第60页 |
| ·DSP实现的功能 | 第60页 |
| ·数据的采集 | 第60-63页 |
| ·调试结果 | 第63-65页 |
| ·本章小结 | 第65-66页 |
| 结论 | 第66-67页 |
| 参考文献 | 第67-70页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第70-71页 |
| 致谢 | 第71-72页 |
| 附录 | 第72页 |