基于FPGA的Turbo码编译码器研究与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-7页 |
| 第一章 绪论 | 第7-13页 |
| ·数字通信系统和信道编码 | 第7-8页 |
| ·信道编码的发展 | 第8-9页 |
| ·Turbo码的特点 | 第9-10页 |
| ·Turbo码的发展现状及应用 | 第10-11页 |
| ·本文研究的主要工作 | 第11-13页 |
| 第二章 Turbo码编译码原理与算法 | 第13-25页 |
| ·Turbo码编码原理 | 第13-15页 |
| ·交织器 | 第13-14页 |
| ·系统卷积码编码器 | 第14页 |
| ·截余模块 | 第14-15页 |
| ·Turbo码译码原理 | 第15-16页 |
| ·MAP译码算法 | 第16-23页 |
| ·状态量度和分支量度 | 第17-18页 |
| ·前向状态量度的计算 | 第18-19页 |
| ·后向状态量度的计算 | 第19-20页 |
| ·分支量度的计算 | 第20-22页 |
| ·MAP算法总结 | 第22-23页 |
| ·Max-log-MAP算法 | 第23-25页 |
| 第三章 设计流程及工具 | 第25-27页 |
| ·开发流程 | 第25页 |
| ·EDA工具及语言选择 | 第25-27页 |
| ·系统建模工具的选择 | 第25页 |
| ·集成开发环境的选择 | 第25页 |
| ·HDL仿真工具的选择 | 第25-26页 |
| ·硬件设计语言的选择 | 第26-27页 |
| 第四章 编码器设计与实现 | 第27-34页 |
| ·交织器 | 第27-30页 |
| ·编码器 | 第30-31页 |
| ·截余模块 | 第31页 |
| ·帧同步机 | 第31-32页 |
| ·伪随机序列发生器 | 第32-33页 |
| ·信道模型 | 第33页 |
| ·接收机的分接插入模块 | 第33-34页 |
| 第五章 译码器设计与实现 | 第34-40页 |
| ·定点量化 | 第34-35页 |
| ·译码器实现 | 第35-40页 |
| ·单译码器设计 | 第35-36页 |
| ·译码器总体框图 | 第36页 |
| ·Max-log-MAP译码模块 | 第36-37页 |
| ·分支量度和状态量度 | 第37-38页 |
| ·LLR计算模块 | 第38-40页 |
| 第六章 系统仿真模型和验证 | 第40-43页 |
| ·系统仿真模型 | 第40页 |
| ·验证 | 第40-41页 |
| ·仿真结果 | 第41-43页 |
| 第七章 译码算法的研究与改进 | 第43-55页 |
| ·滑动窗技术 | 第43-46页 |
| ·归一化处理 | 第46-48页 |
| ·并行设计与流水线处理 | 第48-51页 |
| ·停止迭代技术 | 第51-53页 |
| ·实验结果与性能比较 | 第53-55页 |
| 第八章 结论 | 第55-56页 |
| 参考文献 | 第56-58页 |
| 在学攻读硕士学位期间发表学术论文情况 | 第58-59页 |
| 致谢 | 第59-60页 |
