| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·空间图像压缩技术的必要性 | 第7页 |
| ·图像压缩编码的理论依据和发展 | 第7-8页 |
| ·加密算法概述 | 第8-9页 |
| ·系统实现平台的选择 | 第9-10页 |
| ·论文主要内容 | 第10-11页 |
| 第二章 CCSDS图像压缩原理 | 第11-34页 |
| ·分“片”预处理 | 第11页 |
| ·小波变换 | 第11-18页 |
| ·CCSDS位平面编码(BPE) | 第18-31页 |
| ·位平面编码概述 | 第18-21页 |
| ·片头(Segment Header)编码 | 第21-22页 |
| ·直流系数的量化与编码 | 第22-25页 |
| ·交流系数比特深度编码 | 第25页 |
| ·阶段(stages)比特平面编码 | 第25-31页 |
| ·CCSDS图像压缩算法性能分析及比较 | 第31-34页 |
| 第三章 AES加密算法 | 第34-42页 |
| ·数学预备知识 | 第34-35页 |
| ·Rijndael算法描述 | 第35-42页 |
| ·状态、密钥和轮数 | 第35-37页 |
| ·轮变换 | 第37-39页 |
| ·轮密钥产生算法 | 第39-40页 |
| ·Rijndael的解密方案 | 第40-42页 |
| 第四章 FPGA开发环境概述 | 第42-52页 |
| ·FPGA设计 | 第42-46页 |
| ·自顶向下的FPGA设计方法 | 第42-43页 |
| ·面向FPGA的设计流程 | 第43-46页 |
| ·FPGA的设计原则 | 第46页 |
| ·硬件描述语言 | 第46-48页 |
| ·硬件描述语言简述 | 第46-47页 |
| ·Verilog HDL硬件描述语言 | 第47-48页 |
| ·FPGA开发平台 | 第48-52页 |
| ·FPGA硬件平台 | 第48-50页 |
| ·FPGA软件平台 | 第50-52页 |
| 第五章 CCSDS编码器和 AES算法的FPGA实现 | 第52-73页 |
| ·系统结构设计 | 第52-54页 |
| ·系统框图及模块简介 | 第52-53页 |
| ·片大小的选择(32×32) | 第53页 |
| ·内存模块(RAM)的使用 | 第53页 |
| ·其他主要实现技术 | 第53-54页 |
| ·CCSDS编码器的FPGA实现 | 第54-64页 |
| ·DWT的实现 | 第54-59页 |
| ·PutBits的实现 | 第59-61页 |
| ·握手信号的使用 | 第61-62页 |
| ·模块级流水线的设计与实现 | 第62-64页 |
| ·AES算法的FPGA实现 | 第64-66页 |
| ·实现结构设计 | 第64-65页 |
| ·轮变换的组合逻辑实现 | 第65-66页 |
| ·输入/输出接口 | 第66页 |
| ·系统测试及实验结果 | 第66-73页 |
| ·软件仿真验证 | 第66-67页 |
| ·硬件平台验证 | 第67-73页 |
| 第六章 总结与展望 | 第73-74页 |
| 参考文献 | 第74-76页 |
| 攻读硕士学位期间发表学术论文情况 | 第76-77页 |
| 致谢 | 第77-78页 |
| 大连理工大学学位论文版权使用授权书 | 第78页 |