RS编译码的FPGA实现研究
| 第一章 绪论 | 第1-11页 |
| ·课题研究的背景及意义 | 第9页 |
| ·论文的主要内容和主要贡献 | 第9-10页 |
| ·论文的篇章结构 | 第10-11页 |
| 第二章 RS编译码原理 | 第11-21页 |
| ·RS码的相关代数理论 | 第11-14页 |
| ·有限域 | 第11-12页 |
| ·扩展域GF(2~m)中的加法和乘法 | 第12-13页 |
| ·有限域的本原多项式 | 第13-14页 |
| ·RS码 | 第14-15页 |
| ·RS编码 | 第15-17页 |
| ·RS译码 | 第17-21页 |
| ·伴随式的计算 | 第17-18页 |
| ·错误位置 | 第18-20页 |
| ·错误取值 | 第20-21页 |
| 第三章 RS编译码的硬件设计及改进 | 第21-36页 |
| ·RS编码器的实现原理 | 第21-23页 |
| ·RS编码器的改进 | 第22-23页 |
| ·RS编码器的FPGA实现电路 | 第23-28页 |
| ·乘法器设计 | 第24-28页 |
| ·GF(2~8)域 | 第25页 |
| ·GF(2~8)域乘法器 | 第25-28页 |
| ·译码器设计 | 第28-36页 |
| ·伴随式计算模块 | 第29-30页 |
| ·关键方程求解模块 | 第30-33页 |
| ·chien搜索模块 | 第33-34页 |
| ·错误值计算模块 | 第34-36页 |
| 第四章 RS编译码的仿真及测试 | 第36-44页 |
| ·软件开发平台 | 第36页 |
| ·RS编译码功能测试 | 第36-43页 |
| ·RS编码的仿真波形 | 第36-38页 |
| ·RS译码的仿真波形 | 第38-43页 |
| ·设计验证 | 第43-44页 |
| 第五章 硬件系统设计 | 第44-56页 |
| ·高速数据存取模块 | 第44-46页 |
| ·FIFO | 第44-46页 |
| ·SRAM | 第46页 |
| ·NAND闪存存储区 | 第46-49页 |
| ·闪存存储区的管理 | 第47-48页 |
| ·三星K9F1G08UOA闪存 | 第48-49页 |
| ·flash控制器 | 第49-51页 |
| ·闪存固件程序 | 第49-51页 |
| ·MTD层 | 第49-50页 |
| ·FTL层 | 第50-51页 |
| ·FPGA纠错模块 | 第51-56页 |
| ·FPGA技术发展说明 | 第52页 |
| ·FPGA芯片(EP1C60240C8) | 第52-54页 |
| ·编解码模块 | 第54-56页 |
| 第六章 结论与展望 | 第56-57页 |
| ·结论 | 第56页 |
| ·展望 | 第56-57页 |
| 参考文献 | 第57-60页 |
| 附录 | 第60-70页 |
| 附录一 GF(2~8)加法运算表 | 第60-61页 |
| 附录二 GF(2~8)乘法运算表 | 第61-62页 |
| 附录三 编码模块的部分VHDL语言源程序 | 第62-65页 |
| 附录四 译码模块的部分VHDL语言源程序 | 第65-70页 |
| 作者攻读学位期间公开发表的学术论文 | 第70-71页 |
| 致谢 | 第71页 |
