实时并行信号处理技术在主动式声模拟系统中的应用
| 第1章 绪论 | 第1-22页 |
| ·引言 | 第8-9页 |
| ·系统概述 | 第9-16页 |
| ·系统构成 | 第9-11页 |
| ·系统性能指标 | 第11-12页 |
| ·软件分配 | 第12-16页 |
| ·系统技术难点与可靠性设计 | 第16-21页 |
| ·系统技术难点 | 第16-17页 |
| ·系统可靠性设计 | 第17-21页 |
| ·论文结构 | 第21-22页 |
| 第2章 软件设计 | 第22-46页 |
| ·系统工作方式 | 第22-23页 |
| ·算法结构 | 第23-34页 |
| ·信号检测 | 第24-27页 |
| ·数字滤波 | 第24-26页 |
| ·动态背景噪声 | 第26页 |
| ·脉宽、重复周期 | 第26-27页 |
| ·信号特性提取 | 第27-29页 |
| ·脉冲强度检测 | 第27页 |
| ·余弦函数法测频 | 第27-29页 |
| ·信号回波重发 | 第29-34页 |
| ·回波亮点模拟 | 第29-32页 |
| ·目标多卜勒的模拟 | 第32-34页 |
| ·并行信号处理算法 | 第34-44页 |
| ·并行信号处理技术回顾 | 第34-38页 |
| ·片内并行 | 第34-37页 |
| ·片间并行 | 第37-38页 |
| ·全流水处理 | 第38-42页 |
| ·双缓冲乒乓DMA | 第38-40页 |
| ·数据全流水处理 | 第40-42页 |
| ·数据包结构 | 第42-44页 |
| ·软件的调试 | 第44-45页 |
| ·本章小结 | 第45-46页 |
| 第3章 硬件设计 | 第46-79页 |
| ·硬件结构概述 | 第46-47页 |
| ·SHARC并行信号处理设计 | 第47-53页 |
| ·四片SHARC的拓扑结构 | 第49-50页 |
| ·SHARC的Link接口 | 第50-51页 |
| ·SHARC的引导过程 | 第51-53页 |
| ·可编程逻辑器件FPGA | 第53-62页 |
| ·可编程逻辑器件的特性 | 第53-54页 |
| ·FPGA内部逻辑设计 | 第54-59页 |
| ·可编程逻辑器件的发展趋势 | 第59-62页 |
| ·信号调理 | 第62-66页 |
| ·接收部分 | 第62-65页 |
| ·发射部分 | 第65-66页 |
| ·高速数字电路设计 | 第66-78页 |
| ·电源系统 | 第67-70页 |
| ·提供稳定的电源参考 | 第67-68页 |
| ·分配电源 | 第68-69页 |
| ·提供信号回路 | 第69-70页 |
| ·地平面和叠层 | 第70-74页 |
| ·高频下地平面层对信号的影响 | 第70-72页 |
| ·典型的叠层方案及分析 | 第72-73页 |
| ·数字电路与模拟电路的共地处理 | 第73-74页 |
| ·传输线效应 | 第74-78页 |
| ·本章小结 | 第78-79页 |
| 第4章 试验结果 | 第79-86页 |
| ·显控界面 | 第79-81页 |
| ·实验流程 | 第81-84页 |
| ·系统发射功能测试 | 第81-82页 |
| ·系统接收功能测试 | 第82-83页 |
| ·系统转发功能测试 | 第83-84页 |
| ·频率测量结果 | 第84-85页 |
| ·本章小结 | 第85-86页 |
| 结论 | 第86-87页 |
| 参考文献 | 第87-89页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第89-90页 |
| 致谢 | 第90-91页 |
| 附录 | 第91页 |
