| 第1章 绪论 | 第1-12页 |
| ·引言 | 第7-8页 |
| ·课题来源 | 第8页 |
| ·系统方案的研究 | 第8-10页 |
| ·系统总体方案 | 第10页 |
| ·本课题要完成的任务 | 第10-12页 |
| 第2章 时基校正技术与视频降噪处理技术 | 第12-26页 |
| ·时基校正技术 | 第12-14页 |
| ·产生时基误差的原因 | 第12-13页 |
| ·时基校正器的工作原理 | 第13-14页 |
| ·视频降噪处理技术 | 第14-26页 |
| ·电视噪声介绍 | 第15-16页 |
| ·彩色图像的表征 | 第16-17页 |
| ·电视信号的数字滤波 | 第17-26页 |
| 第3章 时基校正与降噪一体化视频处理系统的设计 | 第26-66页 |
| ·时基校正与降噪一体化的视频处理系统总体框图设计 | 第26-28页 |
| ·时基校正与降噪一体化的视频处理系统硬件的设计与实现 | 第28-53页 |
| ·视频解码电路 | 第28-34页 |
| ·基准时钟产生电路 | 第34页 |
| ·视频数据帧存电路 | 第34-37页 |
| ·视频编码电路 | 第37-40页 |
| ·FPGA视频处理电路 | 第40-51页 |
| ·ACEX1K30 | 第40-43页 |
| ·嵌入式视频行存的设计 | 第43-46页 |
| ·实时中值滤波器的设计 | 第46-47页 |
| ·帧存储器写控制单元 | 第47-48页 |
| ·帧存储器读控制单元 | 第48页 |
| ·ACEX1K30的配置下载 | 第48-50页 |
| ·低电压FPGA的供电设计 | 第50-51页 |
| ·I~2C总线控制电路 | 第51-53页 |
| ·系统整机原理图 | 第53页 |
| ·时基校正与降噪一体化的视频处理系统的软件设计 | 第53-66页 |
| ·软件设计任务 | 第53-54页 |
| ·89C51对编、解码器件初始化的软件设计 | 第54-58页 |
| ·FPGA数字视频处理器的软件设计 | 第58-66页 |
| 第4章 系统调试与分析 | 第66-71页 |
| ·系统调试环境 | 第66-67页 |
| ·系统模块调试 | 第67-70页 |
| ·解码模块 | 第68页 |
| ·编码模块 | 第68-69页 |
| ·FPGA模块 | 第69-70页 |
| ·I~2C总线控制模块 | 第70页 |
| ·调试结论 | 第70-71页 |
| 第5章 系统可靠性研究 | 第71-75页 |
| ·EMI的传播 | 第71-72页 |
| ·抵抗EMI | 第72-75页 |
| ·抑制EMI | 第72-74页 |
| ·减少EMI的释放 | 第74-75页 |
| 结束语 | 第75-77页 |
| 致谢 | 第77-78页 |
| 参考文献 | 第78-81页 |
| 附录A 系统整体电路原理图 | 第81-83页 |
| 附录B 硕士期间从事的科研项目及发表的论文 | 第83页 |