多线程处理器存储结构研究
| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-7页 |
| 第一章 绪论 | 第7-11页 |
| ·课题的背景及来源 | 第7-8页 |
| ·国内外研究现状 | 第8-9页 |
| ·论文研究内容 | 第9页 |
| ·论文结构 | 第9-11页 |
| 第二章 多线程处理器体系结构 | 第11-21页 |
| ·利用线程级并行的原因 | 第11-12页 |
| ·多线程处理器的定义 | 第12-13页 |
| ·多线程处理器的优势 | 第13-14页 |
| ·同时多线程结构 | 第14-18页 |
| ·同时多线程模型 | 第14页 |
| ·同时多线程的工作机制 | 第14-15页 |
| ·同时多线程中的取指 | 第15-16页 |
| ·同时多线程的寄存器文件 | 第16-17页 |
| ·同时多线程中同步机制 | 第17-18页 |
| ·前瞻性多线程结构 | 第18-19页 |
| ·多线程处理器的设计空间 | 第19-20页 |
| ·小结 | 第20-21页 |
| 第二章 ARMP执行部件的设计 | 第21-39页 |
| ·数据通路的设计 | 第21-22页 |
| ·ALU的设计 | 第22-28页 |
| ·ALU功能结构 | 第22-23页 |
| ·操作数准备 | 第23-24页 |
| ·加法器的设计方案比较 | 第24-26页 |
| ·除法实现 | 第26-28页 |
| ·阵列乘法器 | 第28-35页 |
| ·乘法器功能结构 | 第29-30页 |
| ·线性阵列乘法器 | 第30页 |
| ·改进的Wallace树方法 | 第30-32页 |
| ·Wallace树实现32×32的无符号阵列乘法 | 第32-35页 |
| ·前导零计算 | 第35-37页 |
| ·桶式移位器 | 第37-38页 |
| ·总结 | 第38-39页 |
| 第四章 高性能转移预测的设计 | 第39-52页 |
| ·转移的特点 | 第39-42页 |
| ·转移预测的必要性 | 第42页 |
| ·静态转移预测 | 第42-43页 |
| ·动态转移预测 | 第43-47页 |
| ·1位历史记录预测 | 第43-44页 |
| ·2位历史记录 | 第44页 |
| ·二级自适麻预测器 | 第44-47页 |
| ·混合转移预测器 | 第47-49页 |
| ·转移预测设计存在的问题 | 第49-50页 |
| ·结论 | 第50-52页 |
| 第五章 选择性双路径执行 | 第52-65页 |
| ·采用选择性双路径执行的原因 | 第52-53页 |
| ·选择性双路径执行 | 第53-54页 |
| ·双路径执行的硬件机制 | 第54-59页 |
| ·转移置信度机制 | 第54-56页 |
| ·选择转移的策略 | 第56-59页 |
| ·多路径执行的取指机制 | 第59-61页 |
| ·双路径执行的取指机制 | 第61-64页 |
| ·结论 | 第64-65页 |
| 第八章 结束语 | 第65-66页 |
| 致谢 | 第66-67页 |
| 参考文献 | 第67-69页 |
