| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-12页 |
| ·多媒体数据压缩技术及相关标准 | 第8-9页 |
| ·FPGA 技术 | 第9-10页 |
| ·论文的任务和结构 | 第10-12页 |
| 第二章 DE2 多媒体开发平台和工具 | 第12-20页 |
| ·CycloneII 系列 FPGA | 第12-14页 |
| ·DE2 板上资源及硬件布局 | 第14-17页 |
| ·DE2 平台开发环境 | 第17-19页 |
| ·Verilog 硬件描述语言 | 第19-20页 |
| 第三章 JPEG 图像压缩的基本原理和方法 | 第20-31页 |
| ·静止图像压缩标准JPEG | 第20-22页 |
| ·FDCT 和IDCT 变换 | 第22-24页 |
| ·量化与反量化 | 第24-25页 |
| ·熵编码 | 第25-29页 |
| ·编码比特率控制 | 第29-30页 |
| ·小结 | 第30-31页 |
| 第四章 JPEG 编码系统的总体硬件结构 | 第31-41页 |
| ·系统总体结构 | 第31-32页 |
| ·FPGA 对SDRAM 的控制 | 第32-38页 |
| ·SDRAM 控制器的设计实现 | 第34-35页 |
| ·各模块的设计 | 第35-38页 |
| ·视频解码器原理 | 第38-41页 |
| 第五章 JPEG 编码系统在DE2 平台上的实现 | 第41-63页 |
| ·ITU-R BT.601 标准格式转换成YUV 数据 | 第41-44页 |
| ·ITU-R BT.601 数据格式 | 第41页 |
| ·接口信号结构 | 第41-42页 |
| ·视频定时基准码（SAV，EAV） | 第42-44页 |
| ·模块设计综合结果 | 第44页 |
| ·图像的存储与读出 | 第44-46页 |
| ·JPEG 编码模块的设计 | 第46-49页 |
| ·FDCT 编码设计 | 第49-52页 |
| ·排序量化模块 | 第52-56页 |
| ·游程编码 | 第56-58页 |
| ·Huffman 查表输出模块 | 第58-61页 |
| ·总体系统 | 第61-63页 |
| 第六章 结论和改进方向 | 第63-65页 |
| 参考文献 | 第65-67页 |
| 发表论文和科研情况说明 | 第67-68页 |
| 致谢 | 第68页 |