首页--工业技术论文--无线电电子学、电信技术论文--通信论文--电声技术和语音信号处理论文--语音信号处理论文--语音识别与设备论文

基于FPGA语音识别系统设计与实现

摘要第1-4页
Abstract第4-8页
第1章 绪论第8-11页
 第1节 课题来源第8页
 第2节 课题研究的背景与意义第8-10页
 第3节 论文的内容安排第10-11页
  一 主要工作第10页
  二 内容安排第10-11页
第2章 基于SOPC的语音识别系统相关理论基础第11-25页
 第1节 语音识别原理和识别系统的组成第11-12页
 第2节 语音信号的数字化和预处理第12-14页
  一 预滤波、采样、A/D变换第12-13页
  二 预处理第13-14页
 第3节 语音信号的时域分析第14-16页
  一 短时能量及短视平均幅度分析第15页
  二 短时过零率分析第15-16页
 第4节 语音信号的频域分析第16-18页
  一 利用短时傅立叶变换求语音信号的短时谱第17-18页
 第5节 语音信号的倒谱域分析第18-20页
  一 语音信号同态信号处理流程第18页
  二 MEL频率倒谱参数(MFCC)第18-20页
 第6节 语音识别算法原理第20-23页
  一 DTW模型原理第20-23页
 第7节 FPGA 中数据的表示方法第23-25页
  一 小数的2 补表示方法第23页
  二 小数乘法和Q格式第23-24页
  三 16 位定点表示的Q8 格式第24-25页
第3章 基于FPGA 的SOPC技术与系统软硬件开发平台简介第25-36页
 第1节 基于FPGA的SOPC技术第25-26页
  一 基于FPGA嵌入式IP硬核的SOPC系统第25页
  二 基于FPGA嵌入式IP软核的SOPC系统第25-26页
 第2节 FPGA基本开发流程第26-31页
  一 基于Quartus II 7.0 的FPGA设计第26-28页
  二 SOPC基本开发流程第28-31页
 第3节 系统硬件平台ALTERA DE2 开发板介绍第31-36页
  一 Cyclone II EP2C35 FPGA第33页
  二 24 位音频编解码第33-34页
  三 系统用到的存储器芯片介绍第34-35页
  四 LCD液晶显示模块第35-36页
第4章 系统整体构建与功能分析第36-39页
 第1节 系统整体框架设计第36-37页
 第2节 系统软件主要算法流程设计第37-39页
第5章 基于FPGA语音识别系统各功能模块设计与仿真第39-60页
 第1节 语音采集与预处理模块第39-47页
  一 语音采集模块第39-43页
   (一) 芯片工作原理如下第40-42页
   (二) 配置单元模块第42页
   (三) 语音采集模块第42-43页
   (四) 语音采集实时采样第43页
  二 语音预处理模块第43-46页
   (一) 语音归一化处理单元第44页
   (二) Fir滤波器运算单元第44-45页
   (三) 语音端点检测运算单元第45-46页
  三 语音采集与预处理顶层模块图第46-47页
 第2节 MFCC特征提取模块第47-56页
  一 FFT运算单元第48-51页
   (一) FFT设计方案对比第48页
   (二) 定点FFT的设计方法第48-51页
  二 MEL滤波器的设计第51-52页
  三 对数运算单元设计第52-55页
   (一) FPGA对数算法运算方案对比第52-53页
   (二) CORDIC对数运算实现方法第53-54页
   (三) 定点小数转浮点格式小数的实现方法第54-55页
  四 MFCC特征提取模块顶层图第55-56页
 第3节 FAT16 文件系统的移植实现第56-57页
 第4节 DTW识别模块第57-60页
第6章 基于FPGA语音识别系统整体实现第60-66页
 第1节 系统整体实现第60-61页
 第2节 性能参数第61-65页
  一 资源使用情况第61-62页
   (一) 系统设计资源使用情况如图第61-62页
   (二) Frequency:116.75MHZ(fmax)第62页
  二 系统运行速度对比第62-64页
   (一) 语音端点检测第62页
   (二) 语音MFCC特征提取第62-63页
   (三) 从语音录入到识别结果输出第63-64页
  三 系统语音识别结果第64-65页
 第3节 系统整合与效果第65-66页
第7章 总结与展望第66-68页
 第1节 工作总结第66页
 第2节 系统展望第66-68页
参考文献第68-69页
攻读硕士期间科研成果第69-70页
致谢第70-71页

论文共71页,点击 下载论文
上一篇:基于Parlay X的MMS业务研究与设计
下一篇:FIR和IIR数字滤波器的设计及稳定性研究