| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·数字通信系统的基本组成部分 | 第7-8页 |
| ·信道编码理论 | 第8-10页 |
| ·信道容量的定义 | 第8页 |
| ·shannon 限 | 第8-9页 |
| ·信道编码定理 | 第9-10页 |
| ·LDPC 码的发展与现状 | 第10-11页 |
| ·本文的主要研究工作和内容安排 | 第11-13页 |
| 第二章 LDPC 码的定义与编码 | 第13-29页 |
| ·线性分组码 | 第13-15页 |
| ·线性分组码的定义 | 第13-14页 |
| ·生成矩阵和校验矩阵 | 第14-15页 |
| ·LDPC 码因子图表示 | 第15-17页 |
| ·LDPC 码的随机构造 | 第17-22页 |
| ·Gallager LDPC 码构造 | 第18页 |
| ·PEG(Progressive Edge-Growth)构造 | 第18-21页 |
| ·半随机LDPC 码的构造 | 第21-22页 |
| ·可并行编码的准循环LDPC 码构造 | 第22-27页 |
| ·性能仿真 | 第27-29页 |
| 第三章 LDPC 码的译码算法 | 第29-41页 |
| ·TPMP(Two-Phase Message Passing)译码算法 | 第29-34页 |
| ·概率域的BP 译码 | 第29-31页 |
| ·对数域的BP 译码 | 第31-33页 |
| ·最小和译码算法 | 第33-34页 |
| ·MSMP(Merged-Schedule Message Passing)译码算法 | 第34-35页 |
| ·TDMP(Turbo-Decoding Message Passing)译码算法 | 第35-37页 |
| ·性能仿真 | 第37-41页 |
| 第四章 LDPC 码的译码器FPGA 实现 | 第41-53页 |
| ·基于FPGA 的开发流程 | 第41-43页 |
| ·量化方案的选择 | 第43-45页 |
| ·LDPC 码译码器的总体结构 | 第45-52页 |
| ·Q 函数模块 | 第49页 |
| ·单校验码译码结构 | 第49-52页 |
| ·译码器的总体工作流程 | 第52-53页 |
| 第五章 结束语 | 第53-54页 |
| 致谢 | 第54-55页 |
| 参考文献 | 第55-58页 |
