| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 1 绪论 | 第7-11页 |
| ·频率合成器概述 | 第7-8页 |
| ·介质谐振振荡器概述 | 第8-9页 |
| ·频率合成器的主要技术指标 | 第9-10页 |
| ·本课题的主要研究工作 | 第10-11页 |
| 2 介质谐振振荡器设计理论 | 第11-21页 |
| ·负阻振荡原理 | 第11-13页 |
| ·双端口负阻振荡器的分析 | 第13-14页 |
| ·介质谐振网络分析 | 第14-18页 |
| ·介质谐振器(DR)及其谐振频率 | 第14-15页 |
| ·DR与微带线的耦合 | 第15-18页 |
| ·串联反馈型DRO分析 | 第18-21页 |
| 3 压控介质谐振振荡器(DRVCO)的仿真设计 | 第21-30页 |
| ·电路结构和器件选用 | 第21-24页 |
| ·振荡管的选用 | 第22页 |
| ·变容二极管的选用 | 第22-23页 |
| ·介质谐振器的选用 | 第23-24页 |
| ·DRVCO的S参数仿真 | 第24-25页 |
| ·负阻反馈设计 | 第24页 |
| ·谐振网络设计 | 第24-25页 |
| ·输出匹配网络设计 | 第25页 |
| ·DRVCO谐波平衡法(Harmonical)仿真 | 第25-30页 |
| ·场效应管EPB018A封装图 | 第25-26页 |
| ·DRVCO仿真电路 | 第26页 |
| ·DRVCO电路分析 | 第26-27页 |
| ·DRVCO电路的优化 | 第27页 |
| ·DRVCO电路仿真结果 | 第27-30页 |
| 4 数字锁相环的设计理论 | 第30-44页 |
| ·数字锁相环的电路构成及工作原理 | 第30-37页 |
| ·鉴相器(Pbase Detector) | 第30-32页 |
| ·电荷泵(CP) | 第32页 |
| ·低通环路滤波器 | 第32-35页 |
| ·压控振荡器 | 第35-36页 |
| ·锁相环路的工作过程及状态 | 第36-37页 |
| ·环路相位数学模型 | 第37页 |
| ·环路参数选定 | 第37-38页 |
| ·锁相环的噪声分析及环路的噪声响应 | 第38-42页 |
| ·锁相环路的杂散干扰分析及抑制措施 | 第39页 |
| ·锁相环路的相位噪声分析和环路的噪声响应 | 第39-42页 |
| ·环路稳定性 | 第42-44页 |
| ·环路稳定性判据 | 第42-43页 |
| ·稳定余量 | 第43-44页 |
| 5 11.5GHz锁相频率源的设计 | 第44-52页 |
| ·11.5GHz锁相环结构图及器件选择 | 第44-47页 |
| ·锁相芯片 | 第44-46页 |
| ·压控振荡器(VCO) | 第46页 |
| ·单片机 | 第46-47页 |
| ·参考晶振的选择 | 第47页 |
| ·锁相环环路滤波设计、控制程序设计 | 第47-49页 |
| ·环路滤波器设计 | 第47页 |
| ·分频器参数确定及控制程序设计 | 第47-49页 |
| ·锁相环路软件仿真 | 第49-52页 |
| 6 电路硬件设计与系统调试 | 第52-58页 |
| ·DRVCO的硬件设计与调试 | 第52-55页 |
| ·DRVCO的硬件设计 | 第52页 |
| ·DRVCO调试 | 第52-55页 |
| ·PLL的硬件设计与调试 | 第55-58页 |
| ·PLL的硬件设计 | 第55-56页 |
| ·PLL测试 | 第56-58页 |
| 结论 | 第58-59页 |
| 致谢 | 第59-60页 |
| 参考文献 | 第60-61页 |