引信安全逻辑控制电路优化设计
| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 1 绪论 | 第8-16页 |
| ·选题背景 | 第8-9页 |
| ·引信安全系统发展 | 第9-10页 |
| ·引信电子安全系统国内外的研究 | 第10-13页 |
| ·电子安全系统的国外研究现状 | 第10-12页 |
| ·电子安全系统的国内研究现状 | 第12-13页 |
| ·电引信设计要求 | 第13-14页 |
| ·本文主要研究任务 | 第14-15页 |
| ·本章小结 | 第15-16页 |
| 2 引信用传感器研究 | 第16-26页 |
| ·引信环境信息 | 第16-17页 |
| ·引信传感器选择 | 第17-19页 |
| ·MEMS加速度传感器 | 第19-20页 |
| ·MEMS磁传感器 | 第20-22页 |
| ·信号识别算法 | 第22-25页 |
| ·后坐加速度环境识别算法 | 第23-24页 |
| ·出炮口磁环境识别算法 | 第24-25页 |
| ·本章小结 | 第25-26页 |
| 3 引信安全逻辑控制电路的整体方案 | 第26-35页 |
| ·单微控制器在引信中的应用研究 | 第26-27页 |
| ·双微控制器在引信中的应用研究 | 第27-28页 |
| ·整体电路设计方案 | 第28-30页 |
| ·引信安全逻辑控制电路设计 | 第30-32页 |
| ·系统整体工作时钟模块设计 | 第32页 |
| ·PCB布局模块化及简化主控PCB板 | 第32-34页 |
| ·PCB板元器件布局设计 | 第32-33页 |
| ·PCB电路板布线设计 | 第33-34页 |
| ·本章小结 | 第34-35页 |
| 4 主控硬件微处理器 | 第35-56页 |
| ·可编程控制器介绍 | 第35-38页 |
| ·CPLD内部结构 | 第35-36页 |
| ·FPGA内部结构 | 第36-37页 |
| ·可编程器件在引信中的应用可行性研究 | 第37-38页 |
| ·CPLD顶层逻辑设计 | 第38-40页 |
| ·CPLD底层逻辑设计 | 第40-50页 |
| ·debug调试复位模块设计 | 第41-42页 |
| ·adctrl模块设计 | 第42-43页 |
| ·AD7911芯片工作方式及时序 | 第43-48页 |
| ·CPLD识别算法模块 | 第48-50页 |
| ·VHDL嵌入式逻辑分析仪 | 第50页 |
| ·CPLD主控硬件微处理器优化 | 第50-53页 |
| ·Moore有限状态机优化 | 第50-51页 |
| ·CPLD面积优化 | 第51-53页 |
| ·CPLD引脚设置和下载 | 第53-54页 |
| ·本章小结 | 第54-56页 |
| 5 软件安全控制微处理器 | 第56-62页 |
| ·ARM7安全控制器功能 | 第56-57页 |
| ·ARM程序算法流程 | 第57-60页 |
| ·初始化ARM | 第57-58页 |
| ·A/D模数转换 | 第58-59页 |
| ·数字滤波处理 | 第59页 |
| ·ARM信号识别算法 | 第59-60页 |
| ·ARM串口通讯 | 第60页 |
| ·ARM技术难点分析 | 第60-61页 |
| ·本章小结 | 第61-62页 |
| 6 电路板调试与实验 | 第62-71页 |
| ·电路板调试 | 第62-66页 |
| ·模拟电路调试 | 第62-64页 |
| ·数字电路调试 | 第64-66页 |
| ·可靠性试验分析研究 | 第66-70页 |
| ·可靠性试验 | 第66-67页 |
| ·实验分析 | 第67-69页 |
| ·电路板调试显示 | 第69-70页 |
| ·本章小结 | 第70-71页 |
| 7 总结与展望 | 第71-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-78页 |
| 附录 | 第78-79页 |
