折叠式包装机控制系统的研制
| 摘要 | 第1-7页 |
| Abstract | 第7-11页 |
| 第1章 绪论 | 第11-15页 |
| ·研究意义 | 第11页 |
| ·国内外现状分析 | 第11-13页 |
| ·论文的主要工作和组织结构 | 第13-15页 |
| 第2章 包装机控制系统总体设计 | 第15-23页 |
| ·包装机包装流程简介 | 第15-17页 |
| ·包装机结构简介及包装工艺流程 | 第15-16页 |
| ·包装物品的工艺分析 | 第16页 |
| ·包装材料的要求 | 第16-17页 |
| ·控制系统功能需求 | 第17-18页 |
| ·控制系统总体设计 | 第18-19页 |
| ·电气系统设计 | 第19-23页 |
| ·供电线路 | 第20-21页 |
| ·包装速度调节的电气控制 | 第21页 |
| ·检测装置 | 第21-23页 |
| 第3章 控制系统的硬件设计 | 第23-39页 |
| ·硬件平台框架 | 第23-24页 |
| ·主控制器 | 第24-25页 |
| ·看门狗模块 | 第25-27页 |
| ·按键电路模块 | 第27-28页 |
| ·数码管显示模块 | 第28-29页 |
| ·输入输出模块 | 第29-31页 |
| ·输入模块 | 第29-30页 |
| ·输出模块 | 第30-31页 |
| ·电源模块 | 第31-32页 |
| ·时钟模块 | 第32-33页 |
| ·CPLD调试接口 | 第33页 |
| ·系统PCB的设计 | 第33-36页 |
| ·元件布局 | 第33-34页 |
| ·PCB布线 | 第34-35页 |
| ·PCB板的防干扰措施 | 第35页 |
| ·去耦电容配置 | 第35-36页 |
| ·包装速度显示模块 | 第36-39页 |
| 第4章 CPLD内部逻辑电路设计 | 第39-51页 |
| ·CPLD的开发方法 | 第39-44页 |
| ·CPLD简介 | 第39-40页 |
| ·CPLD的设计流程 | 第40-41页 |
| ·ISE介绍 | 第41-43页 |
| ·使用ECS完成原理图设计 | 第43-44页 |
| ·CPLD逻辑电路设计 | 第44-51页 |
| ·读写模块 | 第44-46页 |
| ·相位测定模块 | 第46页 |
| ·中断扩展 | 第46-48页 |
| ·按键扫描模块 | 第48页 |
| ·推糖计时模块 | 第48-49页 |
| ·电机测速模块 | 第49-51页 |
| 第5章 控制系统的软件设计 | 第51-65页 |
| ·编程模型 | 第51-52页 |
| ·传统单片机程序开发的不足 | 第51页 |
| ·Windows的事件驱动机制 | 第51-52页 |
| ·事件驱动的单片机程序设计 | 第52页 |
| ·主程序设计 | 第52-55页 |
| ·中断处理程序 | 第55-60页 |
| ·T0定时中断 | 第55-56页 |
| ·T1定时中断 | 第56-57页 |
| ·T2定时中断 | 第57-58页 |
| ·外部中断0 | 第58-59页 |
| ·外部中断1 | 第59-60页 |
| ·按键处理程序 | 第60-63页 |
| ·包装速度显示程序 | 第63-65页 |
| 第6章 系统调试与测试 | 第65-71页 |
| ·硬件电路调试 | 第65-67页 |
| ·最小系统调试 | 第65页 |
| ·EEPROM调试 | 第65-66页 |
| ·CPLD调试 | 第66-67页 |
| ·数码管电路调试 | 第67页 |
| ·功能测试 | 第67-71页 |
| ·相位比较器测试 | 第67-68页 |
| ·色标补偿测试 | 第68页 |
| ·包装速度显示测试 | 第68页 |
| ·现场实地测试 | 第68-71页 |
| 结论 | 第71-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-76页 |
| 攻读硕士学位期间发表的论文 | 第76页 |
