| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 1 绪论 | 第10-18页 |
| ·课题研究目的、意义和来源 | 第10页 |
| ·国内外研究现状 | 第10-11页 |
| ·论文相关的主要协议及标准 | 第11-16页 |
| ·并行数据广播 | 第11页 |
| ·DVB标准 | 第11-12页 |
| ·MPEG-2标准简介及数据包格式 | 第12-16页 |
| ·本论文主要研究内容和组织结构 | 第16-18页 |
| ·本论文主要研究内容 | 第16-17页 |
| ·本论文的组织结构 | 第17-18页 |
| 2 基于MPEG-2的并播技术接收卡的硬件设计 | 第18-24页 |
| ·DVB-C并播技术接收卡功能 | 第18页 |
| ·DVB-C并播技术接收卡系统组成及各功能模块设计 | 第18-23页 |
| ·网络接口模块 | 第19页 |
| ·解复用及缓冲模块 | 第19-20页 |
| ·总体控制模块 | 第20-22页 |
| ·USB接口模块 | 第22-23页 |
| ·本章小结 | 第23-24页 |
| 3 基于MPEG-2的并播技术接收卡的内部结构 | 第24-39页 |
| ·高频头工作原理及实现功能 | 第24-25页 |
| ·解复用模块 | 第25-29页 |
| ·缓冲区阵列接收 | 第25-26页 |
| ·TS包解码思想 | 第26-28页 |
| ·实现过程 | 第28-29页 |
| ·FPGA配置功能的实现 | 第29-33页 |
| ·FPGA_CFG模块的实现 | 第31-33页 |
| ·FLASH_RD模块的实现 | 第33页 |
| ·CPLD配置的仿真时序 | 第33页 |
| ·总体控制模块 | 第33-37页 |
| ·基于FPGA的I~2C总线接口模块设计 | 第34-35页 |
| ·FTFO程序设计图 | 第35-37页 |
| ·USB接口及缓冲模块 | 第37-38页 |
| ·USB接口芯片的选择 | 第37-38页 |
| ·接口控制芯片的选择 | 第38页 |
| ·接口系统硬件电路的设计 | 第38页 |
| ·本章小结 | 第38-39页 |
| 4 基于MPEG-2的并播技术接收卡USB接口的调试 | 第39-44页 |
| ·USB固件的调试 | 第39-43页 |
| ·底层硬件测试 | 第39-40页 |
| ·固件传输速度的测试 | 第40-43页 |
| ·单片机接口主控程序调试 | 第43页 |
| ·本章小结 | 第43-44页 |
| 5 基于MPEG-2的并播技术接收卡应用软件设计 | 第44-53页 |
| ·接收卡的API接口函数简介 | 第44-46页 |
| ·系统参数配置模块 | 第46-47页 |
| ·接收端软件的实现 | 第47-51页 |
| ·系统开发平台 | 第47页 |
| ·数据库、表结构和关联文件的建立 | 第47页 |
| ·接收端系统界面 | 第47-50页 |
| ·接收端系统软件总工作流程 | 第50-51页 |
| ·广播网上的实验 | 第51-52页 |
| ·本章小结 | 第52-53页 |
| 结论 | 第53-55页 |
| 参考文献 | 第55-59页 |
| 致谢 | 第59-60页 |
| 个人简历 | 第60页 |
| 发表的学术论文 | 第60页 |