摘要 | 第4-6页 |
abstract | 第6-8页 |
第1章 绪论 | 第17-29页 |
1.1 研究背景 | 第17页 |
1.2 研究意义 | 第17-18页 |
1.3 国内外研究现状和发展趋势 | 第18-25页 |
1.3.1 国外研究现状和发展趋势 | 第18-22页 |
1.3.2 国内研究现状和发展趋势 | 第22-24页 |
1.3.3 存在的问题和差距 | 第24-25页 |
1.4 论文研究内容与创新点 | 第25-27页 |
1.4.1 研究内容 | 第25-26页 |
1.4.2 论文创新点 | 第26-27页 |
1.5 论文组织结构 | 第27-29页 |
第2章 综合电子系统架构模型分析与设计 | 第29-43页 |
2.1 星载电子设备互连架构 | 第29-33页 |
2.2 星载计算机内部架构 | 第33-42页 |
2.2.1 关于开放式系统和标准化 | 第34-35页 |
2.2.2 架构模型 | 第35-36页 |
2.2.3 架构设计 | 第36-42页 |
2.3 本章小结 | 第42-43页 |
第3章 星载计算机设计与实现 | 第43-81页 |
3.1 总体设计 | 第43-44页 |
3.2 功能单元设计 | 第44-63页 |
3.2.1 计算机单元 | 第44-53页 |
3.2.2 复接存储单元 | 第53-56页 |
3.2.3 存储扩展单元 | 第56-58页 |
3.2.4 低速接口单元 | 第58-61页 |
3.2.5 背板单元 | 第61-62页 |
3.2.6 电源单元 | 第62-63页 |
3.3 FPGA配置/刷新和重构 | 第63-73页 |
3.3.1 SRAM型 FPGA配置/刷新 | 第64-67页 |
3.3.2 FLASH型 FPGA重构 | 第67-73页 |
3.4 时分复用低速IO控制接口 | 第73-75页 |
3.5 FPGA模块化和标准化 | 第75-79页 |
3.5.1 目的和原则 | 第75-76页 |
3.5.2 APB总线介绍 | 第76-79页 |
3.5.3 计算机控制FPGA的模块化设计 | 第79页 |
3.6 本章小结 | 第79-81页 |
第4章 高速串行接口设计与仿真 | 第81-131页 |
4.1 高速串行总线介绍 | 第81-93页 |
4.1.1 常用的高速串行总线 | 第81-82页 |
4.1.2 SmartFusion2 FPGA高速串行接口 | 第82-93页 |
4.2 高速串行接口设计 | 第93-102页 |
4.2.1 使用LiteFast协议的接口设计 | 第94-100页 |
4.2.2 使用自定义协议的接口设计 | 第100-102页 |
4.3 仿真 | 第102-130页 |
4.3.1 高速串行接口FPGA设计仿真 | 第102-117页 |
4.3.2 高速串行链路信号完整性仿真 | 第117-130页 |
4.4 本章小结 | 第130-131页 |
第5章 高速复接和大容量存储关键技术研究 | 第131-139页 |
5.1 高速复接 | 第131-135页 |
5.1.1 AOS业务类型和实现方式 | 第131-132页 |
5.1.2 本文的业务类型和实现方式 | 第132-135页 |
5.2 大容量存储 | 第135-138页 |
5.3 本章小结 | 第138-139页 |
第6章 星上链路协议研究 | 第139-151页 |
6.1 协议架构 | 第139-145页 |
6.2 协议设计 | 第145-149页 |
6.2.1 传输层协议 | 第145-147页 |
6.2.2 应用层协议 | 第147-149页 |
6.3 本章小结 | 第149-151页 |
第7章 测试与验证 | 第151-161页 |
7.1 高速串行接口验证 | 第151-156页 |
7.1.1 SerDes模块初始化 | 第152-154页 |
7.1.2 SerDes接口调试 | 第154-156页 |
7.2 高速存储验证 | 第156-159页 |
7.3 FLASH型 FPGA重构验证 | 第159页 |
7.4 本章小结 | 第159-161页 |
第8章 总结与展望 | 第161-167页 |
8.1 总结 | 第161-164页 |
8.2 下一步工作展望 | 第164-167页 |
参考文献 | 第167-175页 |
致谢 | 第175-177页 |
作者简历及攻读学位期间发表的学术论文与研究成果 | 第177页 |