基于FPGA的HEVC帧内预测加速模块设计
| 摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 第1章 绪论 | 第8-18页 |
| 1.1 研究背景及意义 | 第8-10页 |
| 1.2 HEVC帧内预测研究现状 | 第10-16页 |
| 1.2.1 算法层优化研究现状 | 第12-15页 |
| 1.2.2 硬件层优化研究现状 | 第15-16页 |
| 1.3 本文主要研究内容及章节安排 | 第16-18页 |
| 第2章 HEVC视频编码标准 | 第18-31页 |
| 2.1 HEVC标准概述 | 第18-23页 |
| 2.1.1 HEVC编码框架 | 第18-19页 |
| 2.1.2 编码单元 | 第19-20页 |
| 2.1.3 预测过程 | 第20-21页 |
| 2.1.4 变换过程 | 第21-22页 |
| 2.1.5 量化过程 | 第22页 |
| 2.1.6 熵编码 | 第22-23页 |
| 2.2 帧内预测介绍 | 第23-30页 |
| 2.2.1 帧内预测原理 | 第23-26页 |
| 2.2.2 HEVC帧内预测流程 | 第26-30页 |
| 2.3 本章小结 | 第30-31页 |
| 第3章 HEVC帧内预测算法优化 | 第31-50页 |
| 3.1 算法层优化概述 | 第31-32页 |
| 3.2 基于sobel算子的预测单元划分算法 | 第32-39页 |
| 3.2.1 预测单元划分算法说明 | 第32-34页 |
| 3.2.2 算法测试与结果分析 | 第34-39页 |
| 3.3 基于sobel算子的最优角度预测模式算法 | 第39-43页 |
| 3.3.1 最优角度预测模式算法说明 | 第39-41页 |
| 3.3.2 算法测试与结果分析 | 第41-43页 |
| 3.4 基于SATD代价函数的最优预测模式算法 | 第43-49页 |
| 3.4.1 最优预测模式算法说明 | 第43-47页 |
| 3.4.2 算法测试与结果分析 | 第47-49页 |
| 3.5 编码测试与结果分析 | 第49页 |
| 3.6 本章小结 | 第49-50页 |
| 第4章 帧内预测优化算法的FPGA实现 | 第50-60页 |
| 4.1 FPGA实现概述 | 第50-52页 |
| 4.2 预测单元划分模块设计 | 第52-54页 |
| 4.3 角度预测模式决策模块设计 | 第54-56页 |
| 4.4 最优预测模式决策模块设计 | 第56-59页 |
| 4.4.1 参考像素处理模块 | 第56-58页 |
| 4.4.2 预测值与残差计算模块 | 第58页 |
| 4.4.3 SATD计算模块 | 第58-59页 |
| 4.5 本章小结 | 第59-60页 |
| 第5章 FPGA模块功能验证与性能分析 | 第60-66页 |
| 5.1 功能验证 | 第60-64页 |
| 5.1.1 预测单元划分模块验证 | 第60-62页 |
| 5.1.2 角度预测模式决策模块验证 | 第62-63页 |
| 5.1.3 最优预测模式决策模块验证 | 第63-64页 |
| 5.4 逻辑综合结果 | 第64页 |
| 5.5 性能对比分析 | 第64-65页 |
| 5.6 本章小结 | 第65-66页 |
| 第6章 结论与展望 | 第66-68页 |
| 6.1 结论 | 第66-67页 |
| 6.2 展望 | 第67-68页 |
| 参考文献 | 第68-72页 |
| 致谢 | 第72-73页 |
| 攻读硕士学位期间的研究成果 | 第73页 |
