低功耗数据触发微处理器功能单元的设计与实现
| 摘要 | 第1-11页 |
| Abstract | 第11-12页 |
| 第一章 绪论 | 第12-22页 |
| ·研究背景 | 第12-15页 |
| ·半导体工艺技术的发展趋势 | 第12-13页 |
| ·嵌入式领域的低功耗需求 | 第13页 |
| ·CMOS 集成电路的功耗 | 第13-14页 |
| ·课题目标与来源 | 第14-15页 |
| ·研究现状分析 | 第15-19页 |
| ·低功耗设计方法 | 第15-16页 |
| ·动态操作数检测技术 | 第16-18页 |
| ·异步电路设计技术 | 第18-19页 |
| ·本文主要工作 | 第19-20页 |
| ·论文结构 | 第20-22页 |
| 第二章 低功耗数据触发微处理器体系结构 | 第22-32页 |
| ·引言 | 第22页 |
| ·面向多媒体应用的数据触发体系结构 | 第22-26页 |
| ·传输触发体系结构 | 第22-23页 |
| ·数据触发内核流水线结构 | 第23-24页 |
| ·面向多媒体应用的DTA 内核组成 | 第24-26页 |
| ·低功耗技术的选择 | 第26-30页 |
| ·动态操作数检测技术及其功耗模型 | 第26-29页 |
| ·异步电路设计技术及其功耗模型 | 第29-30页 |
| ·本章小结 | 第30-32页 |
| 第三章 低功耗定点乘法器 | 第32-46页 |
| ·引言 | 第32页 |
| ·基于动态操作数检测技术的定点乘法器 | 第32-39页 |
| ·操作数检测模块 | 第33-35页 |
| ·部分积生成模块 | 第35-36页 |
| ·部分积压缩模块 | 第36-38页 |
| ·加法器模块 | 第38-39页 |
| ·性能、面积及功耗 | 第39-44页 |
| ·性能分析 | 第40页 |
| ·面积比较 | 第40页 |
| ·功耗比较 | 第40-44页 |
| ·本章小结 | 第44-46页 |
| 第四章 低功耗浮点乘法器、加法器 | 第46-66页 |
| ·引言 | 第46页 |
| ·IEEE-754 标准 | 第46-50页 |
| ·浮点数据表示 | 第46-48页 |
| ·舍入模式 | 第48-49页 |
| ·异常处理 | 第49-50页 |
| ·异步浮点乘法器 | 第50-57页 |
| ·数据通路 | 第50-55页 |
| ·控制通路 | 第55-57页 |
| ·异步浮点加法器 | 第57-62页 |
| ·数据通路 | 第57-61页 |
| ·控制通路 | 第61-62页 |
| ·性能、面积及功耗 | 第62-65页 |
| ·性能分析 | 第62-63页 |
| ·面积比较 | 第63-64页 |
| ·功耗比较 | 第64-65页 |
| ·本章小结 | 第65-66页 |
| 第五章 低功耗数据触发微处理器——腾越-II | 第66-77页 |
| ·引言 | 第66页 |
| ·腾越-II 微处理器芯片 | 第66-70页 |
| ·腾越-II 体系结构 | 第66页 |
| ·存储控制器与通信接口 | 第66-67页 |
| ·DTA 内核 | 第67-70页 |
| ·芯片实现 | 第70页 |
| ·腾越-II 测试平台 | 第70-73页 |
| ·测试流程 | 第73-74页 |
| ·芯片的面积、性能及功耗 | 第74-76页 |
| ·本章小结 | 第76-77页 |
| 第六章 结论与展望 | 第77-79页 |
| ·工作总结 | 第77-78页 |
| ·工作展望 | 第78-79页 |
| 致谢 | 第79-80页 |
| 参考文献 | 第80-84页 |
| 作者在学期间取得的学术成果 | 第84页 |
