| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第10-16页 |
| 1.1 课题背景及研究目的和意义 | 第10-11页 |
| 1.2 NAND Flash管理技术国内外研究发展现状分析 | 第11-15页 |
| 1.2.1 NAND Flash管理技术概述 | 第11-12页 |
| 1.2.2 NAND Flash管理技术国内外研究现状 | 第12-15页 |
| 1.3 本文的内容及结构安排 | 第15-16页 |
| 第2章 总体的研究与实现方案 | 第16-24页 |
| 2.1 研究与实现方案 | 第16-17页 |
| 2.2 技术指标 | 第17-18页 |
| 2.2.1 NAND Flash阵列存储卡技术指标 | 第17页 |
| 2.2.2 坏块管理技术指标 | 第17页 |
| 2.2.3 BCH算法技术指标 | 第17-18页 |
| 2.3 NAND Flash阵列存储卡原理设计 | 第18-23页 |
| 2.3.1 NAND Flash控器选择 | 第18-19页 |
| 2.3.2 存储卡原理图设计 | 第19-20页 |
| 2.3.3 主要器件选型 | 第20-21页 |
| 2.3.4 总体逻辑结构设计 | 第21-23页 |
| 2.4 本章小节 | 第23-24页 |
| 第3章 NAND Flash阵列I/O控制器设计 | 第24-33页 |
| 3.1 NAND Flash结构介绍 | 第24-25页 |
| 3.2 NAND Flash阵列I/O控制结构 | 第25-27页 |
| 3.3 NAND Flash初始化 | 第27页 |
| 3.4 NAND Flash擦除 | 第27-28页 |
| 3.5 NAND Flash写入流水线技术 | 第28-31页 |
| 3.6 NAND Flash读取 | 第31-32页 |
| 3.7 本章小节 | 第32-33页 |
| 第4章 NAND Flash阵列坏块管理 | 第33-43页 |
| 4.1 坏块管理介绍 | 第33页 |
| 4.2 坏块管理策略选择 | 第33-34页 |
| 4.3 坏块管理方案设计 | 第34-38页 |
| 4.3.1 坏块表的建立和存储 | 第34-37页 |
| 4.3.2 坏块表检索方案设计 | 第37-38页 |
| 4.4 坏块检索固件设计及仿真 | 第38-42页 |
| 4.4.1 坏块检索固件设计 | 第38-40页 |
| 4.4.2 坏块检索仿真 | 第40-42页 |
| 4.5 本章小节 | 第42-43页 |
| 第5章 BCH纠错算法的研究与实现 | 第43-69页 |
| 5.1 BCH纠错算法研究 | 第43-52页 |
| 5.1.1 BCH算法代数基础 | 第43-44页 |
| 5.1.2 二进制BCH算法 | 第44-47页 |
| 5.1.3 BCH算法的编解码过程 | 第47-50页 |
| 5.1.4 BCH算法的优化设计 | 第50-52页 |
| 5.2 BCH算法功能验证 | 第52-55页 |
| 5.2.1 功能验证平台及验证目标 | 第52页 |
| 5.2.2 BCH功能验证设计 | 第52-54页 |
| 5.2.3 BCH功能验证结果 | 第54-55页 |
| 5.3 BCH算法固件设计 | 第55-65页 |
| 5.3.1 BCH编译码器总体方案设计 | 第55-56页 |
| 5.3.2 BCH编码器并行设计及固件实现 | 第56-61页 |
| 5.3.3 BCH译码器流水线设计及固件实现 | 第61-64页 |
| 5.3.4 BCH算法IC设计优化 | 第64-65页 |
| 5.4 BCH算法ModelSim仿真 | 第65-68页 |
| 5.5 本章小结 | 第68-69页 |
| 第6章 测试验证及结果 | 第69-80页 |
| 6.1 测试验证方案设计 | 第69-70页 |
| 6.2 坏块管理验证 | 第70-73页 |
| 6.3 BCH纠错算法验证测试 | 第73-77页 |
| 6.4 NAND Flash阵列存储卡读写速度及误码率测试 | 第77-78页 |
| 6.5 应用测试 | 第78-79页 |
| 6.6 本章小结 | 第79-80页 |
| 结论 | 第80-81页 |
| 参考文献 | 第81-86页 |
| 攻读学位期间发表的学术论文及其它成果 | 第86-88页 |
| 致谢 | 第88页 |
