| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第10-16页 |
| 1.1 研究背景和意义 | 第10-11页 |
| 1.2 研究现状 | 第11-15页 |
| 1.2.1 连续时间和离散时间调制器的讨论 | 第11-12页 |
| 1.2.2 低电压调制器的研究现状 | 第12-15页 |
| 1.3 论文的主要工作和结构安排 | 第15-16页 |
| 第二章 Sigma-Delta调制器概述 | 第16-25页 |
| 2.1 基本原理 | 第16-18页 |
| 2.1.1 过采样 | 第16-17页 |
| 2.1.2 噪声整形 | 第17-18页 |
| 2.2 基本结构 | 第18-19页 |
| 2.3 主要性能指标 | 第19-20页 |
| 2.4 Sigma-Delta调制器的简单分析 | 第20-24页 |
| 2.4.1 调制器的分类 | 第20页 |
| 2.4.2 经典二阶调制器的分析 | 第20-23页 |
| 2.4.3 性能提升方法的简单讨论 | 第23页 |
| 2.4.4 多比特调制器的分析 | 第23-24页 |
| 2.5 本章小结 | 第24-25页 |
| 第三章 Sigma-Delta调制器的设计考虑及建模分析 | 第25-46页 |
| 3.1 误差传输函数的确定 | 第25-27页 |
| 3.2 系统结构的选择 | 第27-32页 |
| 3.3 积分器的非理想因素 | 第32-35页 |
| 3.3.1 运放的有限增益 | 第32-34页 |
| 3.3.2 运放的有限带宽和摆率 | 第34-35页 |
| 3.3.3 运放的非线性增益 | 第35页 |
| 3.3.4 积分器的行为模型 | 第35页 |
| 3.4 噪声分析 | 第35-37页 |
| 3.5 时钟抖动 | 第37-38页 |
| 3.6 采样开关 | 第38页 |
| 3.7 DAC的非线性 | 第38-39页 |
| 3.8 基于SAR/Sigma-Delta混合结构的调制器系统分析 | 第39-45页 |
| 3.8.1 基于SAR量化器的调制器分析 | 第39-41页 |
| 3.8.2 求和电路的讨论 | 第41页 |
| 3.8.3 噪声整形SAR ADC的介绍 | 第41-42页 |
| 3.8.4 SAR/Sigma-Delta混合结构系统方案的分析 | 第42-45页 |
| 3.9 本章小结 | 第45-46页 |
| 第四章 一款 250mV低功耗Sigma-Delta调制器的设计实现 | 第46-77页 |
| 4.1 系统设计 | 第46-56页 |
| 4.1.1 设计参数 | 第46-48页 |
| 4.1.2 系统拓扑结构 | 第48-49页 |
| 4.1.3 系统参数求解与优化 | 第49-51页 |
| 4.1.4 积分器输出信号的幅度 | 第51-53页 |
| 4.1.5 输入前馈系数的优化 | 第53-55页 |
| 4.1.6 kT/C噪声的考虑 | 第55-56页 |
| 4.2 电路设计 | 第56-67页 |
| 4.2.1 整体电路结构 | 第56-58页 |
| 4.2.2 基于反相器的运放设计 | 第58-61页 |
| 4.2.3 开关技术 | 第61-64页 |
| 4.2.4 比较器 | 第64页 |
| 4.2.5 时序逻辑 | 第64-67页 |
| 4.2.6 电平转换 | 第67页 |
| 4.3 版图设计 | 第67-69页 |
| 4.4 芯片测试 | 第69-76页 |
| 4.4.2 测试方案 | 第70-72页 |
| 4.4.3 测试结果及对比 | 第72-76页 |
| 4.5 本章小结 | 第76-77页 |
| 第五章 总结与展望 | 第77-79页 |
| 5.1 工作总结 | 第77页 |
| 5.2 展望 | 第77-79页 |
| 致谢 | 第79-80页 |
| 参考文献 | 第80-87页 |
| 攻读硕士学位期间取得的成果 | 第87-88页 |
