| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第10-17页 |
| 1.1 数字阵列雷达概述 | 第10-13页 |
| 1.1.1 数字阵列雷达的基本原理 | 第10-11页 |
| 1.1.2 数字阵列雷达优点 | 第11-12页 |
| 1.1.3 数字阵列雷达关键技术 | 第12-13页 |
| 1.2 国内外研究现状 | 第13-15页 |
| 1.2.1 宽带数字阵列雷达的发展现状 | 第13-14页 |
| 1.2.2 宽带通道延时测量与校正技术研究现状 | 第14-15页 |
| 1.3 本文主要研究内容及章节安排 | 第15-17页 |
| 第二章 宽带信号与通道延时 | 第17-26页 |
| 2.1 宽带信号 | 第17-20页 |
| 2.1.1 脉冲压缩技术 | 第17-19页 |
| 2.1.2 线性调频信号 | 第19-20页 |
| 2.2 通道延时 | 第20-25页 |
| 2.2.1 线性相位系统与系统群时延 | 第21-23页 |
| 2.2.2 宽带通道延时的影响 | 第23-24页 |
| 2.2.3 通道延时误差建模 | 第24-25页 |
| 2.3 本章小结 | 第25-26页 |
| 第三章 宽带多通道延时测量技术 | 第26-43页 |
| 3.1 多通道延时测量技术 | 第26-34页 |
| 3.1.1 通道延时测量原理 | 第26-30页 |
| 3.1.2 参数的确定和系统分析 | 第30-34页 |
| 3.2 基于Mat lab平台的仿真试验分析 | 第34-42页 |
| 3.2.1 试验测量过程 | 第34-41页 |
| 3.2.2 联合延时估计误差 | 第41页 |
| 3.2.3 组件之间的相对延时误差 | 第41-42页 |
| 3.3 本章小结 | 第42-43页 |
| 第四章 基于分数延时滤波器的通道延时校正技术 | 第43-75页 |
| 4.1 分数延时滤波器原理 | 第43-48页 |
| 4.1.1 分数延时FIR滤波器 | 第46-47页 |
| 4.1.2 分数延时全通滤波器 | 第47-48页 |
| 4.2 分数延时滤波器的设计方法 | 第48-62页 |
| 4.2.1 加权最小二乘法设计分数延时滤波器 | 第48-50页 |
| 4.2.2 加窗法设计分数延时滤波器 | 第50-51页 |
| 4.2.3 Lagrange插值法设计分数延时滤波器 | 第51-52页 |
| 4.2.4 最大平坦准则设计分数延时滤波器 | 第52-53页 |
| 4.2.5 分数延时滤波器的Mat lab仿真分析 | 第53-58页 |
| 4.2.6 分数延时滤波器在通道延时校正中的应用 | 第58-62页 |
| 4.3 可变分数延时滤波器的研究 | 第62-74页 |
| 4.3.1 Farrow结构可变分数延时滤波器及仿真分析 | 第62-67页 |
| 4.3.2 可变分数延时全通滤波器设计与仿真分析 | 第67-70页 |
| 4.3.3 可变分数延时全通滤波器在多通道延时校正中的应用 | 第70-74页 |
| 4.4 本章小结 | 第74-75页 |
| 第五章 总结与展望 | 第75-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-80页 |
| 在校期间取得的科研成果 | 第80-81页 |
