| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 目录 | 第7-9页 |
| 插图索引 | 第9-10页 |
| 附表索引 | 第10-11页 |
| 第1章 绪论 | 第11-17页 |
| 1.1 研究背景及意义 | 第11页 |
| 1.2 分组密码技术的概述 | 第11-13页 |
| 1.3 旁路攻击技术的概述 | 第13-14页 |
| 1.4 代数分析技术的概述 | 第14-15页 |
| 1.5 本文的研究内容 | 第15页 |
| 1.6 本文结构 | 第15-17页 |
| 第2章 分组加密算法及攻击技术的研究现状 | 第17-29页 |
| 2.1 引言 | 第17页 |
| 2.2 SHA-3 算法的研究现状 | 第17-18页 |
| 2.3 高级加密标准(AES)的研究现状 | 第18-27页 |
| 2.3.1 有限域GF (2~8) | 第18-20页 |
| 2.3.2 AES 加密算法 | 第20-24页 |
| 2.3.3 AES 解密算法 | 第24-25页 |
| 2.3.4 密钥编排原理 | 第25-27页 |
| 2.4 旁路攻击技术的研究现状 | 第27-28页 |
| 2.5 小结 | 第28-29页 |
| 第3章 AES 的增强型旁路攻击方案 | 第29-43页 |
| 3.1 引言 | 第29页 |
| 3.2 DPA 攻击 | 第29-33页 |
| 3.3 功耗模型 | 第33-35页 |
| 3.3.1 CMOS 电路的能量消耗 | 第33页 |
| 3.3.2 汉明重量模型(HW) | 第33-34页 |
| 3.3.3 汉明距离模型(HD) | 第34页 |
| 3.3.4 最低有效位(LSB)模型及零值(ZV)模型 | 第34-35页 |
| 3.4 采用 HD 功耗模型的 DPA 攻击 | 第35-39页 |
| 3.4.1 能量迹的统计分析 | 第35-37页 |
| 3.4.2 不同能量迹的分析比较 | 第37-39页 |
| 3.5 针对 AES 加密算法的增强型 DPA 攻击 | 第39-42页 |
| 3.6 小结 | 第42-43页 |
| 第4章 新型加密算法的 FPGA 实现 | 第43-56页 |
| 4.1 引言 | 第43页 |
| 4.2 SHA-3 五个候选算法的结构特点 | 第43-44页 |
| 4.3 新型 SHA-3 算法 | 第44-49页 |
| 4.3.1 Keccak 算法 | 第44-45页 |
| 4.3.2 Gr stl 算法 | 第45-47页 |
| 4.3.3 JH 算法 | 第47-48页 |
| 4.3.4 Skein 算法 | 第48-49页 |
| 4.3.5 BLAKE 算法 | 第49页 |
| 4.4 统一接口的硬件实现 | 第49-51页 |
| 4.4.1 输入模块 | 第50-51页 |
| 4.4.2 算法实现模块 | 第51页 |
| 4.4.3 输出模块 | 第51页 |
| 4.5 硬件实现的性能比较分析 | 第51-55页 |
| 4.5.1 FPGA 实现结果分析 | 第51-54页 |
| 4.5.2 ASIC 实现结果分析 | 第54-55页 |
| 4.6 小结 | 第55-56页 |
| 总结与展望 | 第56-59页 |
| 参考文献 | 第59-64页 |
| 附录A 攻读学位期间所发表的学术论文 | 第64-65页 |
| 附录B 攻读学位期间参加的科研项目 | 第65-66页 |
| 致谢 | 第66-67页 |