| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第9-18页 |
| 1.1 研究背景及意义 | 第9-11页 |
| 1.2 国内外研究现状 | 第11-15页 |
| 1.2.1 传统模式识别 | 第11-13页 |
| 1.2.2 卷积神经网络及其应用 | 第13页 |
| 1.2.3 卷积神经网络结构 | 第13-15页 |
| 1.3 超大规模集成电路(VLSI) | 第15页 |
| 1.4 论文的研究内容 | 第15-17页 |
| 1.5 论文主要工作及论文组织结构 | 第17-18页 |
| 第二章 卷积神经网络软件模拟 | 第18-47页 |
| 2.1 LeNet-5网络结构 | 第18-20页 |
| 2.2 卷积网络软件模拟 | 第20-33页 |
| 2.2.1 自定义数据类型Floating | 第20-28页 |
| 2.2.2 卷积网络相关数据结构设计 | 第28-33页 |
| 2.3 卷积网络运算过程分析 | 第33-36页 |
| 2.3.1 Conv1 | 第34页 |
| 2.3.2 Pool2 | 第34页 |
| 2.3.3 Conv3 | 第34-35页 |
| 2.3.4 Pool4 | 第35页 |
| 2.3.5 Conv5 | 第35-36页 |
| 2.3.6 Hidden6 | 第36页 |
| 2.3.7 Output | 第36页 |
| 2.4 卷积网络测试 | 第36-42页 |
| 2.4.1 MNIST | 第36-39页 |
| 2.4.2 卷积网络软件模拟测试 | 第39-42页 |
| 2.5 卷积网络相关数据统计 | 第42-47页 |
| 2.5.1 统计网络各层中signmoid函数的输入数据分布 | 第42-43页 |
| 2.5.2 统计网络各层中PSNR值 | 第43-47页 |
| 第三章 卷积网络硬件基本运算单元设计与实现 | 第47-63页 |
| 3.1 定点加法运算 | 第47-51页 |
| 3.1.1 一位操作数加法运算 | 第47-48页 |
| 3.1.2 多位操作数加法运算 | 第48-49页 |
| 3.1.3 进位存储加法器(Carry Save Adder,CSA) | 第49-51页 |
| 3.2 浮点加法运算操作 | 第51页 |
| 3.3 硬件基本运算单元实现 | 第51-63页 |
| 3.3.1 四输入加法运算单元 | 第52-56页 |
| 3.3.2 二输入加法运算单元 | 第56-58页 |
| 3.3.3 八输入加法运算单元 | 第58-60页 |
| 3.3.4 九输入加法运算单元 | 第60-61页 |
| 3.3.5 二输入乘法运算单元 | 第61-63页 |
| 第四章 软件模拟与硬件基本运算单元的优化 | 第63-69页 |
| 4.1 对比定点16位基本运算单元 | 第63-66页 |
| 4.1.1 16位定点四输入加法运算VS Floating四输入加法运算 | 第63-64页 |
| 4.1.2 16位定点二输入加法运算VS Floating二输入加法运算 | 第64页 |
| 4.1.3 16位定点八输入加法运算VS Floating八输入加法运算 | 第64-65页 |
| 4.1.4 16位定点九输入加法运算VS Floating九输入加法运算 | 第65页 |
| 4.1.5 16位定点二输入乘法运算VS Floating二输入乘法运算 | 第65-66页 |
| 4.2 卷积网络软件模拟优化 | 第66-67页 |
| 4.3 硬件基本运算单元优化 | 第67-69页 |
| 4.3.1 Floating四输入加法运算单元优化 | 第67页 |
| 4.3.2 Floating二输入加法运算单元优化 | 第67-68页 |
| 4.3.3 Floating八输入加法运算单元优化 | 第68页 |
| 4.3.4 Floating九输入加法运算单元优化 | 第68-69页 |
| 第五章 基于卷积网络的VLSI架构设计与实现 | 第69-82页 |
| 5.1 SAD Tree | 第69-70页 |
| 5.2 迂回扫描 | 第70-73页 |
| 5.3 卷积神经网络VLSI架构设计 | 第73-79页 |
| 5.3.1 Input_Conv1_Pool2层架构设计 | 第73-74页 |
| 5.3.2 Pool2_Conv3_Pool4层架构设计 | 第74-76页 |
| 5.3.3 Pool4_Conv5层架构设计 | 第76-78页 |
| 5.3.4 Conv5_Hidden6层架构设计 | 第78-79页 |
| 5.3.5 Hidden6_Output层架构设计 | 第79页 |
| 5.4 卷积神经网络硬件实现性能测试 | 第79-82页 |
| 第六章 总结与展望 | 第82-84页 |
| 6.1 工作总结 | 第82-83页 |
| 6.2 工作展望 | 第83-84页 |
| 参考文献 | 第84-87页 |
| 致谢 | 第87页 |
