高速串行RapidIO接口的设计与实现
| 摘要 | 第3-4页 |
| abstract | 第4-5页 |
| 1 绪论 | 第8-12页 |
| 1.1 课题研究的背景 | 第8页 |
| 1.2 RapidIO接口的研究进展 | 第8-9页 |
| 1.3 本文的研究内容 | 第9-10页 |
| 1.4 论文的结构安排 | 第10-12页 |
| 2 RapidIO协议概述 | 第12-20页 |
| 2.1 RapidIO协议层次结构 | 第12页 |
| 2.2 RapidIO操作概述 | 第12-13页 |
| 2.3 RapidIO包格式 | 第13-14页 |
| 2.4 RapidIO协议分层介绍 | 第14-18页 |
| 2.4.1 逻辑层 | 第14页 |
| 2.4.2 传输层 | 第14-15页 |
| 2.4.3 物理层 | 第15-18页 |
| 2.5 本章小结 | 第18-20页 |
| 3 RapidIO接口硬件结构的设计与验证 | 第20-62页 |
| 3.1 RapidIO接口整体硬件结构设计 | 第20-21页 |
| 3.2 物理编码子层的设计与验证 | 第21-36页 |
| 3.2.1 8b/10b编解码模块 | 第21-30页 |
| 3.2.2 空闲序列产生模块 | 第30-32页 |
| 3.2.3 通道同步状态机 | 第32-34页 |
| 3.2.4 1x端口初始化 | 第34-35页 |
| 3.2.5 物理编码子层总体仿真 | 第35-36页 |
| 3.3 串行协议层的设计与验证 | 第36-54页 |
| 3.3.1 CRC-16 产生与校验 | 第36-50页 |
| 3.3.2 控制符号产生及校验 | 第50-51页 |
| 3.3.3 发送状态机 | 第51-52页 |
| 3.3.4 接收状态机 | 第52-53页 |
| 3.3.5 串行协议层总体仿真 | 第53-54页 |
| 3.4 Buffer及包处理模块的设计与验证 | 第54-60页 |
| 3.4.1 发送Buffer及包处理模块 | 第54-57页 |
| 3.4.2 接收Buffer及包处理模块 | 第57-59页 |
| 3.4.3 Buffer及包处理模块总体仿真 | 第59-60页 |
| 3.5 物理媒介附属子层的实现 | 第60页 |
| 3.6 本章小结 | 第60-62页 |
| 4 RapidIO接口总体仿真 | 第62-64页 |
| 4.1 接口的总体仿真 | 第62-63页 |
| 4.2 本章小结 | 第63-64页 |
| 5 总结与展望 | 第64-66页 |
| 5.1 总结 | 第64页 |
| 5.2 展望 | 第64-66页 |
| 致谢 | 第66-68页 |
| 参考文献 | 第68-70页 |
