面向视频监控的多区域运动目标检测系统
| 中文摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 第一章 引言 | 第8-12页 |
| 1.1 研究背景 | 第8页 |
| 1.2 研究现状 | 第8-10页 |
| 1.3 研究意义 | 第10页 |
| 1.4 本文研究内容及安排 | 第10-12页 |
| 第二章 运动目标检测系统算法研究 | 第12-22页 |
| 2.1 运动目标检测算法简介 | 第12-14页 |
| 2.1.1 背景差分法 | 第12-13页 |
| 2.1.2 帧间差分法 | 第13页 |
| 2.1.3 光流法 | 第13-14页 |
| 2.2 系统采用的算法 | 第14-21页 |
| 2.2.1 改进的LBP算法 | 第14-16页 |
| 2.2.2 背景更新算法 | 第16-17页 |
| 2.2.3 多区域运动目标检测算法 | 第17-20页 |
| 2.2.4 中值滤波算法 | 第20-21页 |
| 2.3 本章小结 | 第21-22页 |
| 第三章 算法的硬件电路实现 | 第22-37页 |
| 3.1 图像的并行化处理 | 第22-25页 |
| 3.1.1 流水结构 | 第23页 |
| 3.1.2 并行逻辑 | 第23-24页 |
| 3.1.3 分布式存储 | 第24-25页 |
| 3.2 中值滤波算法的硬件实现 | 第25-29页 |
| 3.2.1 局部滤波器 | 第25-27页 |
| 3.2.2 快速排序电路的分析和设计 | 第27-29页 |
| 3.3 LBP计算模块的硬件实现 | 第29-32页 |
| 3.3.1 像素块提取 | 第29-30页 |
| 3.3.2 均值模块 | 第30-31页 |
| 3.3.3 LBP计算模块 | 第31-32页 |
| 3.4 背景更新算法的硬件实现 | 第32-33页 |
| 3.5 多区域运动目标检测算法的硬件实现 | 第33-36页 |
| 3.5.1 区域控制电路设计 | 第33-36页 |
| 3.5.2 区域判定电路 | 第36页 |
| 3.6 本章小结 | 第36-37页 |
| 第四章 系统硬件平台设计 | 第37-58页 |
| 4.1 系统整体设计 | 第37-38页 |
| 4.2 图像输入和输出电路 | 第38-49页 |
| 4.2.1 VGA与DVI图像接口简介 | 第38-41页 |
| 4.2.2 图像输入与输出接口芯片 | 第41-43页 |
| 4.2.3 接口芯片的控制 | 第43-47页 |
| 4.2.4 DVI数据输出 | 第47-49页 |
| 4.3 帧缓存电路 | 第49-53页 |
| 4.3.1 DDR存储技术介绍 | 第49-50页 |
| 4.3.2 基于MPMC的帧缓存控制器 | 第50-52页 |
| 4.3.3 读写状态机设计 | 第52-53页 |
| 4.4 系统时钟设计 | 第53-57页 |
| 4.4.1 DCM硬核介绍 | 第53-54页 |
| 4.4.2 各模块时钟设计 | 第54-55页 |
| 4.4.3 跨时钟域设计 | 第55-57页 |
| 4.5 本章小结 | 第57-58页 |
| 第五章 系统验证 | 第58-69页 |
| 5.1 分模块测试 | 第58-61页 |
| 5.1.1 PicoBlaze与IIC | 第58-59页 |
| 5.1.2 VGA图像采集 | 第59页 |
| 5.1.3 VFBC读写模块 | 第59页 |
| 5.1.4 LBP模块测试 | 第59-61页 |
| 5.1.5 运动检测模块测试 | 第61页 |
| 5.2 性能验证 | 第61-64页 |
| 5.3 性能对比 | 第64-68页 |
| 5.3.1 ROC曲线介绍 | 第64-65页 |
| 5.3.2 系统验证平台 | 第65-66页 |
| 5.3.3 验证结果分析 | 第66-68页 |
| 5.4 本章小结 | 第68-69页 |
| 结论 | 第69-70页 |
| 参考文献 | 第70-74页 |
| 致谢 | 第74-75页 |
| 个人简历、在学期间已发表的学术论文 | 第75页 |
