高速跳频通信系统同步关键技术的研究
| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第10-16页 |
| 1.1 软件无线电与现场可编程门阵列的结合 | 第10-11页 |
| 1.2 高速跳频系统 | 第11-13页 |
| 1.3 主要工作以及研究成果 | 第13页 |
| 1.4 论文结构安排 | 第13-16页 |
| 第二章 软件无线电的主要技术以及系统硬件平台介绍 | 第16-30页 |
| 2.1 软件无线电的主要技术 | 第16-19页 |
| 2.1.1 软件无线电简介 | 第16页 |
| 2.1.2 带通采样技术 | 第16-17页 |
| 2.1.3 数字下变频 | 第17-18页 |
| 2.1.4 多速率信号处理 | 第18-19页 |
| 2.2 系统硬件平台的介绍 | 第19-28页 |
| 2.2.1 时钟芯片的配置 | 第19-21页 |
| 2.2.2 AD芯片的选用与配置 | 第21-23页 |
| 2.2.3 DA芯片的选用与配置 | 第23-25页 |
| 2.2.4 FPGA芯片的选用 | 第25-26页 |
| 2.2.5 SPI总线的介绍与使用 | 第26-28页 |
| 2.3 本章小结 | 第28-30页 |
| 第三章 跳频通信系统模块算法优化以及FPGA实现 | 第30-46页 |
| 3.1 GMSK调制原理以及FPGA的实现 | 第30-33页 |
| 3.2 数字下变频模块 | 第33-35页 |
| 3.3 抽取滤波模块 | 第35-39页 |
| 3.4 McASP接口的设计 | 第39-41页 |
| 3.5 GMSK的解调原理以及FPGA的实现 | 第41-42页 |
| 3.6 GMSK的解调算法的优化方案 | 第42-43页 |
| 3.6.1 GMSK的Viterbi解调 | 第42-43页 |
| 3.6.2 GMSK与LDPC结合解调 | 第43页 |
| 3.7 本章小结 | 第43-46页 |
| 第四章 跳频通信系统的同步方案 | 第46-66页 |
| 4.1 跳频通信的基本原理 | 第46-50页 |
| 4.1.1 跳频原理简介 | 第46-47页 |
| 4.1.2 跳频通信同步 | 第47-48页 |
| 4.1.3 入网同步 | 第48-49页 |
| 4.1.4 JTID系统简介 | 第49-50页 |
| 4.2 高速跳频系统同步的基本方案 | 第50-55页 |
| 4.2.1 系统时隙的消息结构 | 第50-53页 |
| 4.2.2 粗同步的实现方案 | 第53-54页 |
| 4.2.3 精同步的实现方案 | 第54-55页 |
| 4.3 跳频同步方案的改进 | 第55-64页 |
| 4.3.1 帧结构的改进 | 第55-57页 |
| 4.3.2 粗同步方案改进 | 第57-59页 |
| 4.3.3 精同步方案改进 | 第59-61页 |
| 4.3.4 顶层模块的设计 | 第61-62页 |
| 4.3.5 高速跳频系统同步新方案的工作流程 | 第62-63页 |
| 4.3.6 高速跳频系统同步新方案的测试 | 第63-64页 |
| 4.4 同步方案的新想法 | 第64页 |
| 4.5 本章小结 | 第64-66页 |
| 第五章 结束语 | 第66-68页 |
| 5.1 论文工作总结 | 第66页 |
| 5.2 进一步的研究工作 | 第66-68页 |
| 参考文献 | 第68-70页 |
| 致谢 | 第70-72页 |
| 攻读学位期间发表的学术论文目录 | 第72页 |
