| 摘要 | 第9-10页 |
| Abstract | 第10页 |
| 1 第一章 绪论 | 第11-17页 |
| 1.1 课题研究背景及意义 | 第11-12页 |
| 1.2 国内外研究现状 | 第12-15页 |
| 1.2.1 卡尔曼滤波硬件加速技术的研究现状 | 第12-14页 |
| 1.2.2 SOC可测试设计技术的研究现状 | 第14-15页 |
| 1.3 论文的主要工作及结构安排 | 第15-17页 |
| 2 第二章 基于脉动阵列的矩阵乘法器硬件加速技术研究 | 第17-26页 |
| 2.1 引言 | 第17-19页 |
| 2.2 矩阵乘法器的硬件加速实现 | 第19-21页 |
| 2.2.1 矩阵乘法器中处理单元的设计 | 第19-20页 |
| 2.2.2 PE的资源使用分析 | 第20-21页 |
| 2.3 矩阵乘法器性能分析 | 第21-25页 |
| 2.3.1 基于脉动阵列的矩阵乘法器 | 第21-22页 |
| 2.3.2 脉动阵列乘法器性能分析 | 第22-24页 |
| 2.3.3 矩阵乘法器的扩展应用 | 第24-25页 |
| 2.4 本章小结 | 第25-26页 |
| 3 第三章 LU分解硬件加速架构的资源优化实现 | 第26-37页 |
| 3.1 引言 | 第26页 |
| 3.2 LU分解原理及计算单元的设计 | 第26-29页 |
| 3.2.1 LU分解的原理说明 | 第26-27页 |
| 3.2.2 LU分解的计算单元设计 | 第27-29页 |
| 3.3 并行LU分解运算的实现与PE的分时复用 | 第29-31页 |
| 3.3.1 LU分解计算的并行性分析 | 第29-30页 |
| 3.3.2 PE单元的分时复用 | 第30-31页 |
| 3.4 LU分解运算架构的设计与数据调度方案 | 第31-34页 |
| 3.5 矩阵LU分解架构设计的仿真实验结果 | 第34-36页 |
| 3.5.1 运算架构的资源消耗 | 第34-35页 |
| 3.5.2 矩阵分解运算架构的性能分析 | 第35-36页 |
| 3.6 本章小结 | 第36-37页 |
| 4 第四章 基于流水技术的三角矩阵求逆硬件加速技术研究 | 第37-49页 |
| 4.1 引言 | 第37页 |
| 4.2 三角矩阵求逆架构的硬件加速设计 | 第37-40页 |
| 4.2.1 相关原理 | 第37-38页 |
| 4.2.2 三角矩阵求逆处理单元的设计 | 第38-39页 |
| 4.2.3 三角矩阵求逆单元的分时复用 | 第39-40页 |
| 4.3 计算数据流分析与架构设计 | 第40-42页 |
| 4.3.1 三角矩阵求逆的并行化计算实现 | 第40-41页 |
| 4.3.2 数据流的调度与运算架构的设计 | 第41-42页 |
| 4.4 三角矩阵求逆模块性能分析 | 第42-44页 |
| 4.4.1 三角矩阵求逆架构资源消耗分析 | 第42页 |
| 4.4.2 计算性能分析 | 第42-44页 |
| 4.5 矩阵求逆架构的设计与性能分析 | 第44-48页 |
| 4.5.1 矩阵求逆架构的仿真分析 | 第44-45页 |
| 4.5.2 一体化信息处理SIP架构 | 第45-46页 |
| 4.5.3 矩阵求逆架构的硬件设计实现 | 第46-48页 |
| 4.6 本章小结 | 第48-49页 |
| 5 第五章 卡尔曼滤波硬件加速IP核的设计与可测试技术研究 | 第49-57页 |
| 5.1 引言 | 第49页 |
| 5.2 卡尔曼滤波硬件加速IP核的设计 | 第49-53页 |
| 5.2.1 卡尔曼滤波计算方案与性能分析 | 第49-52页 |
| 5.2.2 卡尔曼滤波IP核的设计 | 第52-53页 |
| 5.3 卡尔曼滤波IP核可测试设计技术研究 | 第53-56页 |
| 5.3.1 SOC可测试技术 | 第53-55页 |
| 5.3.2 卡尔曼滤波IP核可测试性设计方案 | 第55-56页 |
| 5.4 本章小结 | 第56-57页 |
| 6 第六章 结束语 | 第57-59页 |
| 7 致谢 | 第59-61页 |
| 8 参考文献 | 第61-64页 |
| 9 作者在学期间取得的学术成果 | 第64页 |
