| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 1 绪论 | 第7-10页 |
| 1.1 论文的研究背景 | 第7页 |
| 1.2 国内外研究现状及发展趋势 | 第7-8页 |
| 1.3 本文的主要内容 | 第8-10页 |
| 2 相控阵雷达工作模式设计 | 第10-21页 |
| 2.1 引言 | 第10页 |
| 2.2 相控阵雷达功能需求分析与模式设计 | 第10-11页 |
| 2.3 相控阵雷达系统结构与分系统任务划分 | 第11-13页 |
| 2.4 系统三种工作模式详细设计 | 第13-19页 |
| 2.4.1 HPRF-PD工作模式波形设计 | 第13-15页 |
| 2.4.2 LFM工作模式波形设计 | 第15-16页 |
| 2.4.3 LFMCW工作模式波形设计 | 第16-19页 |
| 2.5 雷达工作模式切换流程设计 | 第19-21页 |
| 3 相控阵雷达分系统通信接口设计 | 第21-45页 |
| 3.1 引言 | 第21页 |
| 3.2 通信接口总体设计 | 第21-22页 |
| 3.3 分系统通信接口设计 | 第22-45页 |
| 3.3.1 频综通信接口设计 | 第22-29页 |
| 3.3.2 波控通信接口设计 | 第29-34页 |
| 3.3.3 DBF处理器通信接口设计 | 第34-42页 |
| 3.3.4 信号处理器DSP通信接口设计 | 第42-45页 |
| 4 基于FPGA的雷达工作时序控制与信号处理程序设计 | 第45-72页 |
| 4.1 硬件平台介绍 | 第45页 |
| 4.2 FPGA程序功能分析及总体框架 | 第45-47页 |
| 4.3 MGT接口模块设计 | 第47-49页 |
| 4.3.1 模块设计面临问题及解决方案 | 第47页 |
| 4.3.2 MGT接口速率分析及通道选择 | 第47-48页 |
| 4.3.3 专用数据解帧模块设计 | 第48页 |
| 4.3.4 亚稳态处理模块设计 | 第48-49页 |
| 4.4 信号处理模块设计 | 第49-56页 |
| 4.4.1 模块设计面临问题及解决方案 | 第49-50页 |
| 4.4.2 HPRF-PD模式信号处理模块 | 第50-52页 |
| 4.4.3 LFM模式信号处理模块 | 第52-54页 |
| 4.4.4 LFMCW模式信号处理模块 | 第54-56页 |
| 4.5 SRIO接口模块设计 | 第56-61页 |
| 4.5.1 模块设计面临问题及解决方案 | 第56页 |
| 4.5.2 SRIO接口速率分析及通道选择 | 第56-57页 |
| 4.5.3 SRIO接口互联存储区域的分配 | 第57-58页 |
| 4.5.4 乒乓结构的宽带数据传输 | 第58页 |
| 4.5.5 SRIO接口数据组帧模块的设计 | 第58-60页 |
| 4.5.6 三种模式下信号处理结果回传控制模块设计 | 第60-61页 |
| 4.6 系统同步与控制模块设计 | 第61-72页 |
| 4.6.1 模块设计面临问题及解决方案 | 第61-62页 |
| 4.6.2 系统控制与同步模块总体框架 | 第62-63页 |
| 4.6.3 系统正常工作状态下DSP通信帧分发时序设计 | 第63-65页 |
| 4.6.4 三种工作模式下分系统协同工作时序设计 | 第65-68页 |
| 4.6.5 三种工作模式下分系统配置时序设计 | 第68-72页 |
| 5 程序功能验证 | 第72-76页 |
| 5.1 模拟环境下模块功能验证 | 第73-74页 |
| 5.2 外场环境下的系统功能验证 | 第74-76页 |
| 6 总结与展望 | 第76-77页 |
| 致谢 | 第77-78页 |
| 参考文献 | 第78-80页 |
