SAR数据存储系统中的DSP研究与实现
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第一章 绪论 | 第8-13页 |
| ·DSP 研究的背景及意义 | 第8页 |
| ·DSP 的现状与发展 | 第8-11页 |
| ·研究内容概述 | 第11-12页 |
| ·作者完成的工作及本文结构安排 | 第12-13页 |
| 第二章 DSP 的相关技术及结构特点 | 第13-27页 |
| ·DSP 的技术特征 | 第13-22页 |
| ·高度并行的CPU 技术 | 第13-14页 |
| ·中断技术 | 第14-19页 |
| ·流水线技术 | 第19-22页 |
| ·DSP 的结构特点 | 第22-26页 |
| ·CPU 特殊结构 | 第22-24页 |
| ·内外存储器 | 第24-26页 |
| ·本章小结 | 第26-27页 |
| 第三章 DSP 硬件设计及系统实现 | 第27-49页 |
| ·DSP 硬件设计 | 第27-39页 |
| ·芯片选型 | 第27-30页 |
| ·DSP 硬件实现 | 第30-39页 |
| ·EMIFA | 第30-35页 |
| ·EMIFB | 第35-37页 |
| ·PCI | 第37-39页 |
| ·SAR 存储系统硬件实现 | 第39-48页 |
| ·系统设计的关键点 | 第41页 |
| ·系统外围器件的选择 | 第41-45页 |
| ·系统实现 | 第45-48页 |
| ·本章小结 | 第48-49页 |
| 第四章 系统中FPGA 接口技术的研究 | 第49-64页 |
| ·PCI 总线协议分析 | 第49-54页 |
| ·PCI 总线的特点 | 第49-50页 |
| ·PCI 总线信号组 | 第50-52页 |
| ·PCI 总线命令 | 第52页 |
| ·PCI 总线配置 | 第52-54页 |
| ·PCI 接口设计 | 第54-57页 |
| ·PCI 接口模块仿真结果及分析 | 第57-63页 |
| ·PCI 接口模块仿真结果 | 第57-62页 |
| ·结果分析 | 第62-63页 |
| ·本章小结 | 第63-64页 |
| 第五章 SAR 数据存储系统测试与结果分析 | 第64-71页 |
| ·SAR 数据存储系统测试 | 第64-65页 |
| ·测试方案 | 第64页 |
| ·测试设备 | 第64-65页 |
| ·测试结果 | 第65页 |
| ·整机性能测试 | 第65-68页 |
| ·测试方案 | 第66页 |
| ·测试设备 | 第66-67页 |
| ·测试结果 | 第67-68页 |
| ·存储控制模块测试结果分析 | 第68-70页 |
| ·本章小结 | 第70-71页 |
| 附录 实物照片 | 第71-72页 |
| 结束语 | 第72-74页 |
| 致谢 | 第74-75页 |
| 参考文献 | 第75-77页 |
| 硕士期间研究成果 | 第77-78页 |
| 个人简介 | 第78-79页 |
