| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第11-21页 |
| 1.1 GIS 局部放电在线检测的意义 | 第11-12页 |
| 1.2 GIS 缺陷类型的分析 | 第12-14页 |
| 1.3 GIS 在线监测研究现状 | 第14-16页 |
| 1.4 多通道高速数据采集系统 | 第16-19页 |
| 1.4.1 多通道高速数据采集系统介绍 | 第16-17页 |
| 1.4.2 数字信号处理器的发展状况 | 第17-18页 |
| 1.4.3 基于DSP 的高速信号采集系统的典型结构 | 第18-19页 |
| 1.5 本文主要工作和章节安排 | 第19-21页 |
| 第二章 系统设计方案 | 第21-36页 |
| 2.1 概述 | 第21页 |
| 2.2 方案的比较和论证 | 第21-36页 |
| 2.2.1 采样系统结构 | 第21-22页 |
| 2.2.2 主控芯片 | 第22-27页 |
| 2.2.3 抗混叠滤波 | 第27页 |
| 2.2.4 隔离系统 | 第27-28页 |
| 2.2.5 系统总线 | 第28-31页 |
| 2.2.6 存储结构 | 第31-32页 |
| 2.2.7 通信系统 | 第32-36页 |
| 第三章 系统硬件设计 | 第36-66页 |
| 3.1 AD 采样板硬件设计 | 第36-43页 |
| 3.1.1 AD 采样板整体结构 | 第36-37页 |
| 3.1.2 局部放电信号调理电路 | 第37-38页 |
| 3.1.3 高速数据采集电路 | 第38-41页 |
| 3.1.4 SRAM 存储电路 | 第41-42页 |
| 3.1.5 CPLD 控制电路 | 第42-43页 |
| 3.2 DSP 信号处理板硬件设计 | 第43-63页 |
| 3.2.1 DSP 信号处理板整体结构 | 第43-44页 |
| 3.2.2 主控DSP 芯片及主要外设 | 第44-45页 |
| 3.2.3 DSP CPU | 第45页 |
| 3.2.4 基于PLL 的时钟模块 | 第45-47页 |
| 3.2.5 片内二级存储器 | 第47页 |
| 3.2.6 EMIF 外部存储器接口 | 第47-55页 |
| 3.2.7 EDMA | 第55-56页 |
| 3.2.8 GPIO 与复用引脚 | 第56页 |
| 3.2.9 中断 | 第56-57页 |
| 3.2.10 I2C 接口 | 第57页 |
| 3.2.11 主机HPI 接口 | 第57-60页 |
| 3.2.12 USB 主机接口设计 | 第60-63页 |
| 3.3 主板硬件设计 | 第63-66页 |
| 3.3.1 系统电源 | 第63-64页 |
| 3.3.2 同步采样信号产生电路 | 第64-66页 |
| 第四章 系统软件设计 | 第66-72页 |
| 4.1 AD 采样板CPLD 逻辑实现 | 第66-70页 |
| 4.1.1 CPLD 主要任务 | 第66-67页 |
| 4.1.2 主要时序分析 | 第67-68页 |
| 4.1.3 功能实现 | 第68-70页 |
| 4.2 DSP 主控程序 | 第70-72页 |
| 第五章 结论与展望 | 第72-74页 |
| 5.1 小结 | 第72-73页 |
| 5.2 展望 | 第73-74页 |
| 参考文献 | 第74-76页 |
| 致谢 | 第76-77页 |
| 攻读硕士学位期间发表的文章 | 第77页 |