视频压缩系统中算术编码器的VLSI设计
| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 选题的依据与意义 | 第15-16页 |
| 1.2 国内外文献资料综述 | 第16-18页 |
| 1.3 论文章节安排 | 第18-19页 |
| 第二章 视频压缩系统中的算法研究 | 第19-27页 |
| 2.1 H.264标准制定的相关背景 | 第19页 |
| 2.2 H.264编码器的相关概述 | 第19-20页 |
| 2.3 H.264标准的相关流程和关键技术 | 第20-26页 |
| 2.3.1 帧内预测 | 第20-23页 |
| 2.3.2 帧间预测 | 第23-24页 |
| 2.3.3 DCT变换与量化 | 第24-25页 |
| 2.3.4 熵编码 | 第25-26页 |
| 2.4 本章小结 | 第26-27页 |
| 第三章 视频压缩编码中的熵编码 | 第27-51页 |
| 3.1 信息论与熵的定义 | 第27页 |
| 3.2 Huffman编码 | 第27-28页 |
| 3.3 CAVLC原理 | 第28-30页 |
| 3.4 算术编码 | 第30-33页 |
| 3.4.1 多字符的算术编码 | 第30-32页 |
| 3.4.2 二进制的算术编码 | 第32-33页 |
| 3.5 CABAC原理 | 第33-49页 |
| 3.5.1 初始化过程 | 第33-34页 |
| 3.5.2 语法元素的二值化 | 第34-36页 |
| 3.5.3 上下文概率模型选择方法 | 第36-41页 |
| 3.5.4 基于自适应性的算术编码 | 第41-49页 |
| 3.6 本章小结 | 第49-51页 |
| 第四章 算术编码器的VLSI设计 | 第51-69页 |
| 4.1 算术编码器的架构设计 | 第51-52页 |
| 4.2 算术编码器各模块的设计 | 第52-64页 |
| 4.2.1 宏块编码序列模块的设计 | 第52-53页 |
| 4.2.2 宏块上下文管理模块的设计 | 第53-54页 |
| 4.2.3 语法元素二值化模块的设计 | 第54-55页 |
| 4.2.4 CABAC算术编码模块的设计 | 第55-64页 |
| 4.3 算术编码器的FPGA设计 | 第64-68页 |
| 4.3.1 算术编码器硬件环境的介绍 | 第64-65页 |
| 4.3.2 算术编码器VLSI设计的验证 | 第65-67页 |
| 4.3.3 算术编码器VLSI设计的性能分析 | 第67-68页 |
| 4.4 本章小结 | 第68-69页 |
| 第五章 结束语 | 第69-71页 |
| 参考文献 | 第71-73页 |
| 致谢 | 第73-75页 |
| 作者简介 | 第75-76页 |
| 1. 基本情况 | 第75页 |
| 2. 教育背景 | 第75页 |
| 3. 攻读硕士学位期间的研究成果 | 第75-76页 |
