| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 绪论 | 第8-15页 |
| 1.1 可重构计算综述 | 第8-9页 |
| 1.2 可重构视觉信息处理技术 | 第9-13页 |
| 1.2.1 可重构处理器的发展 | 第9-11页 |
| 1.2.2 并行视觉信息处理系统简介 | 第11-13页 |
| 1.3 本文的研究内容和主要工作 | 第13页 |
| 1.4 论文的组织结构 | 第13-15页 |
| 第二章 视觉处理与演示系统整体架构 | 第15-27页 |
| 2.1 系统总体架构设计 | 第15-17页 |
| 2.2 系统工作流程及数据流分析 | 第17-19页 |
| 2.3 视频采集子系统 | 第19-23页 |
| 2.3.1 视频采集子系统结构 | 第19-20页 |
| 2.3.2 视频采集子系统输出时序 | 第20-23页 |
| 2.4 主处理系统与GRe P的接口方案 | 第23-27页 |
| 2.4.1 主处理系统与GReP的数据接口 | 第23-25页 |
| 2.4.2 主处理系统与GReP控制信息接口 | 第25-27页 |
| 第三章 主处理子系统设计 | 第27-42页 |
| 3.1 主处理子系统总线接口模块 | 第27-34页 |
| 3.1.1 PLB总线协议 | 第27-29页 |
| 3.1.2 I2C总线协议 | 第29-30页 |
| 3.1.3 UART总线协议 | 第30-31页 |
| 3.1.4 桥接电路模块设计 | 第31-34页 |
| 3.2 视频制式转换电路 | 第34-36页 |
| 3.3 视频数据存储单元 | 第36-42页 |
| 3.3.1 DDR工作原理 | 第36-37页 |
| 3.3.2 DDR存储控制器 | 第37-41页 |
| 3.3.3 视频帧缓存模块设计 | 第41-42页 |
| 第四章 基于GReP的并行图像增强技术和改进 | 第42-54页 |
| 4.1 Retinex图像增强算法 | 第42-44页 |
| 4.1.1 Retinex算法原理 | 第42-43页 |
| 4.1.2 Retinex算法计算流程 | 第43-44页 |
| 4.2 基于可重构处理器的Retinex算法并行优化 | 第44-49页 |
| 4.2.1 可重构阵列结构 | 第44-46页 |
| 4.2.2 Retinex算法的并行分析和映射 | 第46-49页 |
| 4.3 Retinex图像增强算法的改进 | 第49-54页 |
| 4.3.1 随机喷洒Retinex算法 | 第50-51页 |
| 4.3.2 改进型随机喷洒Retinex算法 | 第51-53页 |
| 4.3.3 改进型随机喷洒Retinex算法流程 | 第53-54页 |
| 第五章 实验结果与分析 | 第54-64页 |
| 5.1 硬件电路仿真 | 第54-57页 |
| 5.1.1 FPGA验证平台 | 第54页 |
| 5.1.2 主处理子系统仿真实现结果 | 第54-57页 |
| 5.2 Retinex算法串行性能测试 | 第57-58页 |
| 5.3 Retinex算法并行性能测试 | 第58-59页 |
| 5.4 改进型随机喷洒Retinex算法的实验结果分析 | 第59-64页 |
| 5.4.1 主观效果分析 | 第59-61页 |
| 5.4.2 客观指标评测 | 第61-64页 |
| 第六章 总结与展望 | 第64-66页 |
| 6.1 总结 | 第64-65页 |
| 6.2 展望 | 第65-66页 |
| 参考文献 | 第66-70页 |
| 发表论文和科研情况说明 | 第70-71页 |
| 致谢 | 第71-72页 |