| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第10-16页 |
| 1.1 研究背景及意义 | 第10-12页 |
| 1.2 国内外发展状况 | 第12-14页 |
| 1.3 主要内容和设计指标 | 第14-15页 |
| 1.3.1 主要内容 | 第14页 |
| 1.3.2 设计指标 | 第14-15页 |
| 1.4 论文主要内容及结构安排 | 第15-16页 |
| 第二章 发射机数字基带电路和CORDIC算法 | 第16-30页 |
| 2.1 数字基带系统架构介绍 | 第16页 |
| 2.2 低功耗蓝牙数据包格式 | 第16-18页 |
| 2.3 GFSK调制技术基础 | 第18-19页 |
| 2.4 发射机数字基带电路的总体结构 | 第19-23页 |
| 2.4.1 循环冗余校验 | 第20页 |
| 2.4.2 数据白化 | 第20-21页 |
| 2.4.3 高斯滤波器 | 第21-22页 |
| 2.4.4 积分器模块 | 第22-23页 |
| 2.5 传统CORDIC算法和免缩放因子CORDIC算法 | 第23-28页 |
| 2.5.1 传统CORDIC算法 | 第23-25页 |
| 2.5.2 免缩放因子CORDIC算法 | 第25-27页 |
| 2.5.3 CORDIC算法的优化点 | 第27-28页 |
| 2.6 本章小结 | 第28-30页 |
| 第三章 免缩放因子CORDIC算法的优化与实现 | 第30-44页 |
| 3.1 免缩放因子CORDIC算法改进的基础 | 第30-35页 |
| 3.1.1 改进免缩放因子CORDIC算法的思路 | 第30页 |
| 3.1.2 区间折叠 | 第30-35页 |
| 3.2 算法硬件实现的关键问题 | 第35-38页 |
| 3.2.1 区间折叠模块的硬件实现 | 第35-37页 |
| 3.2.2 旋转单元模块的硬件实现 | 第37-38页 |
| 3.3 优化后的CORDIC算法的硬件实现 | 第38-39页 |
| 3.4 误差分析 | 第39-40页 |
| 3.5 改进算法与其他算法比较 | 第40-41页 |
| 3.6 发射机数字基带电路系统的MATLAB仿真 | 第41-42页 |
| 3.7 本章小结 | 第42-44页 |
| 第四章 BLE4.0发射机数字基带电路的RTL设计与仿真 | 第44-58页 |
| 4.1 PPDU数据组包模块的RTL设计和仿真 | 第44-45页 |
| 4.2 比特流处理的RTL设计与仿真 | 第45-48页 |
| 4.2.1 CRC的RTL设计与仿真 | 第45-47页 |
| 4.2.2 数据白化电路的RTL设计与仿真 | 第47-48页 |
| 4.3 高斯滤波器模块的RTL设计与仿真 | 第48-51页 |
| 4.3.1 高斯滤波器的RTL设计 | 第48-51页 |
| 4.3.2 高斯滤波器的RTL仿真 | 第51页 |
| 4.4 调制电路的RTL设计与仿真 | 第51-56页 |
| 4.4.1 积分器的RTL的设计 | 第51-52页 |
| 4.4.2 积分器的仿真 | 第52-53页 |
| 4.4.3 改进的CORDIC模块的RTL设计 | 第53-56页 |
| 4.4.4 改进的CORDIC模块的仿真 | 第56页 |
| 4.5 发射机数字基带电路系统的RTL仿真 | 第56-57页 |
| 4.6 本章小结 | 第57-58页 |
| 第五章 BLE4.0发射机数字基带电路的FPGA验证与实现 | 第58-70页 |
| 5.1 发射机数字基带电路的FPGA验证平台 | 第58-61页 |
| 5.2 发射机数字基带电路系统的FPGA验证 | 第61-64页 |
| 5.2.1 发射机数字基带电路系统的FPGA验证结果与分析 | 第61-62页 |
| 5.2.2 发射机数字基带电路系统的FPGA综合结果与分析 | 第62-64页 |
| 5.3 蓝牙4.0发射机数字基带电路系统测试 | 第64-67页 |
| 5.4 FPGA验证结果与总结 | 第67-68页 |
| 5.5 本章小结 | 第68-70页 |
| 第六章 总结与展望 | 第70-72页 |
| 6.1 总结 | 第70-71页 |
| 6.2 展望 | 第71-72页 |
| 参考文献 | 第72-76页 |
| 致谢 | 第76-78页 |
| 攻读硕士学位期间发表的论文 | 第78页 |
