大功率IGBT器件的结构设计优化
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第9-14页 |
| 1.1 研究背景及意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-12页 |
| 1.2.1 芯片与封装的研究进展 | 第10-11页 |
| 1.2.2 器件仿真的研究进展 | 第11-12页 |
| 1.3 本文的主要研究内容 | 第12-14页 |
| 第2章 IGBT芯片仿真建模 | 第14-22页 |
| 2.1 Silvaco TCAD仿真 | 第14-18页 |
| 2.1.1 工艺仿真器ATHENA | 第14-16页 |
| 2.1.2 器件仿真器ATLAS | 第16-17页 |
| 2.1.3 可视化工具TONYPLOT | 第17-18页 |
| 2.2 终端结构仿真程序 | 第18-21页 |
| 2.2.1 物理模型的确定 | 第18-21页 |
| 2.2.2 边界特性的确定 | 第21页 |
| 2.2.3 数值计算的确定 | 第21页 |
| 2.3 本章小结 | 第21-22页 |
| 第3章 IGBT芯片终端区优化 | 第22-34页 |
| 3.1 芯片终端区结构 | 第22-25页 |
| 3.1.1 结终端原因 | 第22-23页 |
| 3.1.2 场限环技术 | 第23页 |
| 3.1.3 场板及其他技术 | 第23-25页 |
| 3.2 场限环结构的仿真优化 | 第25-32页 |
| 3.2.1 终端区基本结构 | 第25-27页 |
| 3.2.2 环宽度和环间距的影响 | 第27-29页 |
| 3.2.3 环结深和场限环个数的影响 | 第29-30页 |
| 3.2.4 掺杂浓度的影响及最终优化 | 第30-32页 |
| 3.3 本章小结 | 第32-34页 |
| 第4章 IGBT器件内部封装优化 | 第34-48页 |
| 4.1 高压IGBT器件封装 | 第34-37页 |
| 4.1.1 焊接式封装 | 第34-35页 |
| 4.1.2 压接式封装 | 第35-37页 |
| 4.2 COMSOL有限元仿真软件 | 第37-39页 |
| 4.2.1 基本概述 | 第37-38页 |
| 4.2.2 电荷弛豫理论 | 第38-39页 |
| 4.3 高压IGBT器件内部电场仿真 | 第39-43页 |
| 4.3.1 模型的建立 | 第39-40页 |
| 4.3.2 电场强度随时间变化 | 第40-41页 |
| 4.3.3 电场分析 | 第41-43页 |
| 4.4 内部封装结构优化 | 第43-46页 |
| 4.4.1 纵向间隙的优化 | 第43-44页 |
| 4.4.2 横向间隙的优化 | 第44-46页 |
| 4.4.3 银片与框架间隙的优化 | 第46页 |
| 4.5 本章小结 | 第46-48页 |
| 第5章 IGBT器件外部绝缘校验 | 第48-58页 |
| 5.1 器件外部结构概述 | 第48-49页 |
| 5.1.1 大功率IGBT器件制造概述 | 第48页 |
| 5.1.2 晶闸管外壳结构 | 第48-49页 |
| 5.2 器件外绝缘计算 | 第49-50页 |
| 5.2.1 外绝缘设计标准 | 第49-50页 |
| 5.2.2 理论计算 | 第50页 |
| 5.3 外部电场仿真分析 | 第50-53页 |
| 5.4 内部子模组对外部电场影响 | 第53-57页 |
| 5.4.1 子模组与管壳的仿真 | 第53-55页 |
| 5.4.2 子模组与管壳间距的影响 | 第55-56页 |
| 5.4.3 管壳厚度的影响 | 第56-57页 |
| 5.5 本章小结 | 第57-58页 |
| 第6章 结论与展望 | 第58-60页 |
| 6.1 结论 | 第58页 |
| 6.2 展望 | 第58-60页 |
| 参考文献 | 第60-64页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第64-65页 |
| 致谢 | 第65页 |
