| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-12页 |
| 1.1 高速模数转换器研究背景及意义 | 第8页 |
| 1.2 折叠插值ADC国内外研究现状 | 第8-9页 |
| 1.3 本文主要研究内容与设计指标 | 第9-12页 |
| 第2章 模数转换器概述 | 第12-20页 |
| 2.1 模数转换器的原理 | 第12页 |
| 2.2 模数转换器性能参数 | 第12-16页 |
| 2.2.1 静态参数 | 第12-14页 |
| 2.2.2 动态参数 | 第14-16页 |
| 2.3 高速模数转换器的常见结构 | 第16-19页 |
| 2.3.1 全并行结构模数转换器(Flash ADC) | 第16页 |
| 2.3.2 两步式模数转换器(Two-Step ADC) | 第16-17页 |
| 2.3.3 流水线结构模数转化器(Pipeline ADC) | 第17页 |
| 2.3.4 折叠插值模数转换器(F&I,Folding and Interpolating ADC) | 第17-18页 |
| 2.3.5 高速模数转换器性能比较 | 第18-19页 |
| 2.4 小结 | 第19-20页 |
| 第3章 折叠插值ADC关键电路的设计与仿真 | 第20-44页 |
| 3.1 折叠插值ADC的结构框图 | 第20-21页 |
| 3.2 双级采样保持电路 | 第21-27页 |
| 3.2.1 采样保持电路非理想因素分析 | 第22-25页 |
| 3.2.2 双级采样保持电路设计 | 第25-26页 |
| 3.2.3 采样保持电路仿真结果 | 第26-27页 |
| 3.3 预放大器电路 | 第27-29页 |
| 3.3.1 预放大器电路设计 | 第28页 |
| 3.3.2 预放大器仿真结果 | 第28-29页 |
| 3.4 折叠插值电路设计 | 第29-39页 |
| 3.4.1 折叠技术 | 第29-33页 |
| 3.4.2 折叠电路的非理想效应 | 第33-34页 |
| 3.4.3 折叠电路的优化 | 第34-36页 |
| 3.4.4 插值技术 | 第36-37页 |
| 3.4.5 折叠插值电路设计 | 第37页 |
| 3.4.6 折叠插值电路仿真结果 | 第37-39页 |
| 3.5 级间采样保持电路 | 第39页 |
| 3.6 比较器设计 | 第39-42页 |
| 3.6.1 比较器电路设计 | 第39-41页 |
| 3.6.2 比较器电路仿真结果 | 第41-42页 |
| 3.7 系统前仿真结果 | 第42-43页 |
| 3.8 小结 | 第43-44页 |
| 第4章 折叠插值ADC版图设计与后仿真 | 第44-52页 |
| 4.1 系统的版图设计方法 | 第44-46页 |
| 4.1.1 版图设计步骤 | 第44页 |
| 4.1.2 匹配性设计 | 第44-45页 |
| 4.1.3 抗干扰设计 | 第45页 |
| 4.1.4 闩锁效应及天线效应 | 第45-46页 |
| 4.2 核心单元电路版图 | 第46-48页 |
| 4.3 关键路径的布局布线 | 第48-49页 |
| 4.4 后仿真结果验证 | 第49-51页 |
| 4.5 小结 | 第51-52页 |
| 第5章 高速ADC数据采集模块设计 | 第52-64页 |
| 5.1 芯片介绍 | 第52-53页 |
| 5.2 高速数据采集模块设计 | 第53-59页 |
| 5.2.1 输入信号电路 | 第54页 |
| 5.2.2 时钟信号电路 | 第54-55页 |
| 5.2.3 电平转换电路 | 第55-56页 |
| 5.2.4 电源子系统 | 第56-57页 |
| 5.2.5 输出接口电路 | 第57-58页 |
| 5.2.6 测试系统设计实物 | 第58-59页 |
| 5.3 测试方案 | 第59-63页 |
| 5.3.1 测试条件以及测试现场 | 第59-61页 |
| 5.3.2 时钟模块的构成 | 第61-62页 |
| 5.3.3 测试结果 | 第62-63页 |
| 5.4 小结 | 第63-64页 |
| 第6章 总结与展望 | 第64-66页 |
| 参考文献 | 第66-70页 |
| 攻读硕士学位期间发表论文 | 第70-72页 |
| 致谢 | 第72页 |
