调制模式识别技术研究及验证平台设计
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 绪论 | 第8-13页 |
| 1.1 研究意义和背景 | 第8页 |
| 1.2 调制模式识别研究现状 | 第8-11页 |
| 1.2.1 决策理论 | 第9页 |
| 1.2.2 特征参数理论法 | 第9-11页 |
| 1.3 PCIE高速接口 | 第11-12页 |
| 1.4 本文的主要工作 | 第12-13页 |
| 2 系统方案论证 | 第13-18页 |
| 2.1 基于特征值识别算法介绍 | 第13-15页 |
| 2.2 总线选型 | 第15页 |
| 2.3 驱动程序开发工具的选择 | 第15-16页 |
| 2.4 系统方案确定 | 第16-18页 |
| 3 数字信号调制模式的自动识别 | 第18-38页 |
| 3.1 高阶矩和高阶累积量 | 第18-23页 |
| 3.1.1 高阶矩和高阶累积量 | 第18-20页 |
| 3.1.2 矩与累积量之间的转换 | 第20-22页 |
| 3.1.3 矩与累积量的性质 | 第22-23页 |
| 3.2 基于高阶累积量的数字调制识别原理 | 第23-32页 |
| 3.2.1 信号的高阶累积量估计 | 第23-27页 |
| 3.2.2 基于高阶累积量的特征提取及算法改进 | 第27-32页 |
| 3.3 识别过程及仿真分析 | 第32-37页 |
| 3.3.1 自动识别流程 | 第32-33页 |
| 3.3.2 计算机仿真结果及分析 | 第33-37页 |
| 3.4 本章小结 | 第37-38页 |
| 4 验证平台的接口设计 | 第38-56页 |
| 4.1 PCIE总线浅析 | 第38-43页 |
| 4.1.1 PCIE总线拓扑结构 | 第38-39页 |
| 4.1.2 PCIE总线层次结构 | 第39-42页 |
| 4.1.3 PCIE配置空间 | 第42-43页 |
| 4.2 PCIE接口的FPGA设计实现 | 第43-51页 |
| 4.2.1 PCIE LogiCore的生成调用 | 第44-46页 |
| 4.2.2 TX Engine设计 | 第46-48页 |
| 4.2.3 RX Engine设计 | 第48页 |
| 4.2.4 DMA Engine设计 | 第48-50页 |
| 4.2.5 中断程序设计 | 第50-51页 |
| 4.3 系统性能分析 | 第51-56页 |
| 4.3.1 平台搭建 | 第51-52页 |
| 4.3.2 系统调试及结果 | 第52-54页 |
| 4.3.3 系统的综合 | 第54-56页 |
| 5 系统软件设计 | 第56-66页 |
| 5.1 驱动程序设计 | 第56-60页 |
| 5.2 软件实现 | 第60-62页 |
| 5.3 系统测试 | 第62-65页 |
| 5.4 本章小结 | 第65-66页 |
| 结论 | 第66-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-73页 |
| 攻读学位期间发表的学术论文及研究成果 | 第73页 |
