| 摘要 | 第1-5页 |
| Abstract | 第5-6页 |
| 目录 | 第6-8页 |
| 图表目录 | 第8-11页 |
| 第1章 绪论 | 第11-24页 |
| ·TETRA 数字集群通信系统概述 | 第11-12页 |
| ·课题研究背景 | 第12-13页 |
| ·相关研究现状 | 第13-22页 |
| ·调制技术 | 第13-15页 |
| ·解调技术 | 第15-17页 |
| ·载波同步技术 | 第17-20页 |
| ·位同步技术 | 第20-22页 |
| ·本文研究内容以及章节安排 | 第22-24页 |
| ·论文的主要研究工作 | 第22页 |
| ·论文的章节安排 | 第22-24页 |
| 第2章 TETRA 通信系统的相干接收机的设计 | 第24-32页 |
| ·引言 | 第24页 |
| ·TETRA 通信系统的体制设计 | 第24-27页 |
| ·空口帧结构 | 第24-25页 |
| ·TETRA 通信系统的调制方式 | 第25-27页 |
| ·相干接收机的模块化设计 | 第27-30页 |
| ·本章小结 | 第30-32页 |
| 第3章 TETRA 系统相干接收机关键算法的设计与仿真 | 第32-76页 |
| ·引言 | 第32页 |
| ·数字前端关键技术的设计 | 第32-44页 |
| ·抽取器的设计 | 第32-36页 |
| ·滤波器的设计 | 第36-44页 |
| ·载波同步的设计 | 第44-63页 |
| ·频偏对相干解调的影响 | 第44-46页 |
| ·频率偏移估计算法 | 第46-50页 |
| ·适用于 TETRA 系统的频偏估计算法以及仿真 | 第50-60页 |
| ·频率偏移补偿算法 | 第60-63页 |
| ·位同步设计 | 第63-71页 |
| ·TETRA 系统相关器的设计与仿真 | 第63-70页 |
| ·TETRA 系统位同步的设计 | 第70-71页 |
| ·基带解调的设计 | 第71-72页 |
| ·相干解调算法仿真 | 第72-74页 |
| ·仿真参数设计 | 第72-73页 |
| ·仿真结果 | 第73-74页 |
| ·本章小结 | 第74-76页 |
| 第4章 TETRA 系统相干接收机关键模块的实现 | 第76-92页 |
| ·引言 | 第76-77页 |
| ·FPGA 硬件设计流程 | 第77-78页 |
| ·数字前端的 FPGA 实现 | 第78-81页 |
| ·数字下变频的实现 | 第78-79页 |
| ·CIC 抽取滤波器的实现 | 第79页 |
| ·FIR 抽取滤波器的实现 | 第79-80页 |
| ·匹配滤波器的实现 | 第80-81页 |
| ·相关器的实现 | 第81-83页 |
| ·位同步的实现 | 第83-85页 |
| ·载波同步的实现 | 第85-88页 |
| ·频偏估计的实现 | 第86-87页 |
| ·频偏补偿的实现 | 第87-88页 |
| ·基带解调的实现 | 第88-89页 |
| ·接收机 FPGA 实现的性能评估 | 第89-90页 |
| ·本章小结 | 第90-92页 |
| 结论 | 第92-94页 |
| 参考文献 | 第94-99页 |
| 攻读学位期间发表的论文与研究成果清单 | 第99-100页 |
| 致谢 | 第100页 |