一种基于FPGA的数字预失真算法实现
| 摘要 | 第1-5页 |
| Abstract | 第5-7页 |
| 目录 | 第7-9页 |
| 第1章 绪论 | 第9-12页 |
| ·课题来源 | 第9页 |
| ·课题研究的目的和意义 | 第9-10页 |
| ·国内外研究现状 | 第10-11页 |
| ·本文的主要工作和结构安排 | 第11-12页 |
| 第2章 功放预失真相关理论及模型 | 第12-21页 |
| ·功放的非线性特性 | 第12-14页 |
| ·互调失真 | 第12页 |
| ·幅度失真和相位失真 | 第12-14页 |
| ·功率放大器的非线性特征指标 | 第14-17页 |
| ·1dB 压缩点 | 第14-15页 |
| ·三阶交调系数 | 第15-16页 |
| ·临近信道功率比 | 第16-17页 |
| ·功率放大器模型 | 第17-19页 |
| ·无记忆功放模型 | 第17-18页 |
| ·记忆功放模型 | 第18页 |
| ·Voterra 模型 | 第18页 |
| ·记忆多项式模型 | 第18-19页 |
| ·预失真原理 | 第19-20页 |
| ·本章小结 | 第20-21页 |
| 第3章 数字预失真算法研究 | 第21-28页 |
| ·预失真方法介绍 | 第21页 |
| ·记忆多项式设计 | 第21-23页 |
| ·数字预失真系统建模 | 第23-24页 |
| ·数据读取 | 第23页 |
| ·PA 模型设计 | 第23-24页 |
| ·PD 模块设计 | 第24页 |
| ·数字预失真算法设计 | 第24-26页 |
| ·延时计算 | 第24-25页 |
| ·系数计算 | 第25-26页 |
| ·仿真结果 | 第26-27页 |
| ·本章小结 | 第27-28页 |
| 第4章 数字预失真的 FPGA 设计与实现 | 第28-36页 |
| ·整体框图 | 第28-29页 |
| ·PD 模块设计 | 第29-30页 |
| ·前向/反馈数据采集模块 | 第30-31页 |
| ·微处理器模块 | 第31-35页 |
| ·MB 模块 | 第31-33页 |
| ·FSL 总线 | 第33-34页 |
| ·中断管理模块 | 第34页 |
| ·MDM_Debug 模块 | 第34页 |
| ·寄存器模块 | 第34-35页 |
| ·本章小结 | 第35-36页 |
| 第5章 软件设计 | 第36-42页 |
| ·软件设计流程图 | 第36-37页 |
| ·DPD 初始化 | 第37-38页 |
| ·中断初始化 | 第38页 |
| ·DPD 运行程序 | 第38-39页 |
| ·系数计算程序 | 第39-41页 |
| ·数据处理 | 第39-40页 |
| ·系数计算 | 第40-41页 |
| ·本章小结 | 第41-42页 |
| 第6章 调试与运行结果 | 第42-51页 |
| ·测试环境 | 第42页 |
| ·测试结果 | 第42-48页 |
| ·结果汇总与分析 | 第48-49页 |
| ·调试过程中遇到的问题 | 第49-50页 |
| ·本章小结 | 第50-51页 |
| 第7章 本文工作总结与展望 | 第51-52页 |
| 致谢 | 第52-53页 |
| 参考文献 | 第53-55页 |
