TIADC系统中时间误差校正及波形插值算法的硬件设计与实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-15页 |
| ·研究背景 | 第9-11页 |
| ·TIADC系统中时间误差校正的研究现状 | 第11-12页 |
| ·插值算法的研究现状 | 第12-13页 |
| ·课题主要研究内容 | 第13-15页 |
| 第二章 并行采集系统中时间非均匀误差校正算法设计 | 第15-27页 |
| ·TIADC并行采样系统 | 第15-18页 |
| ·信号采样理论 | 第15-17页 |
| ·TIADC并行采样技术 | 第17-18页 |
| ·TIADC并行采集系统非均匀误差 | 第18-21页 |
| ·时间误差 | 第19-20页 |
| ·增益误差 | 第20页 |
| ·偏置误差 | 第20-21页 |
| ·并行采集系统非均匀误差校准算法设计 | 第21-26页 |
| ·误差校准 | 第21-22页 |
| ·时间非均匀误差校正算法设计 | 第22-26页 |
| ·本章小结 | 第26-27页 |
| 第三章 时间非均匀误差校正算法的硬件设计与实现 | 第27-46页 |
| ·时间非均匀误差校正算法硬件实现方法的确定 | 第27-31页 |
| ·算法硬件实现器件的选择 | 第27-28页 |
| ·FPGA逻辑资源分析 | 第28页 |
| ·DSP算法的FPGA实现方法 | 第28-30页 |
| ·FPGA开发流程 | 第30-31页 |
| ·时间非均匀误差校正算法硬件设计 | 第31-34页 |
| ·Farrow结构分数时延滤波器FPGA实现 | 第34-35页 |
| ·FPGA逻辑功能验证 | 第35-37页 |
| ·调试 | 第37-45页 |
| ·实验平台 | 第37-40页 |
| ·实验方案 | 第40页 |
| ·调试 | 第40-42页 |
| ·实验结果与分析 | 第42-45页 |
| ·本章小结 | 第45-46页 |
| 第四章 插值滤波算法设计 | 第46-53页 |
| ·内插算法的基本理论 | 第46-47页 |
| ·插值的多相滤波器实现 | 第47-49页 |
| ·插值倍数的计算 | 第49-52页 |
| ·本章小结 | 第52-53页 |
| 第五章 插值算法的硬件设计与实现 | 第53-66页 |
| ·插值算法的硬件设计 | 第53-55页 |
| ·设计思路 | 第53-54页 |
| ·插值算法的硬件设计 | 第54-55页 |
| ·插值算法的FPGA实现 | 第55-57页 |
| ·FPGA逻辑功能验证 | 第57-60页 |
| ·调试 | 第60-64页 |
| ·调试平台 | 第60-62页 |
| ·调试内容 | 第62-64页 |
| ·结果分析 | 第64-65页 |
| ·本章小结 | 第65-66页 |
| 第六章 总结 | 第66-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-71页 |
| 个人简历及研究成果 | 第71页 |
