210V SOI工艺PDP行驱动芯片的ESD防护设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 绪论 | 第8-13页 |
| ·论文研究背景与意义 | 第8-9页 |
| ·ESD保护的发展动态 | 第9-11页 |
| ·本文的主要工作 | 第11-13页 |
| 第二章 功率集成电路中的高压ESD保护 | 第13-25页 |
| ·PDP行扫描驱动芯片简介 | 第13-14页 |
| ·功率集成电路的高压ESD保护 | 第14-18页 |
| ·高压ESD保护的特点 | 第14页 |
| ·高压ESD保护的器件 | 第14-18页 |
| ·ESD的放电模式及测试方法 | 第18-24页 |
| ·ESD的放电模式 | 第18-22页 |
| ·ESD测试方法及判断标准 | 第22-24页 |
| ·ESD失效判定 | 第24页 |
| ·本章小结 | 第24-25页 |
| 第三章 高压ESD器件的设计和优化 | 第25-53页 |
| ·高压二极管的设计和优化 | 第25-37页 |
| ·二极管的ESD防护原理 | 第25页 |
| ·高压二极管的结构仿真 | 第25-29页 |
| ·高压二极管的特性仿真 | 第29-32页 |
| ·高压二极管的结构优化 | 第32-37页 |
| ·高压二极管的结构确定 | 第37页 |
| ·LDNMOS的设计和优化 | 第37-45页 |
| ·NMOS器件的ESD防护原理 | 第37-38页 |
| ·LDNMOS的结构和特性仿真 | 第38-42页 |
| ·LDNMOS的结构优化 | 第42-44页 |
| ·LDNMOS的结构确定 | 第44-45页 |
| ·LIGBT的设计和优化 | 第45-51页 |
| ·LIGBT的结构 | 第45-46页 |
| ·LIGBT的特性仿真 | 第46-48页 |
| ·LIGBT的结构优化 | 第48-51页 |
| ·LIGBT的结构确定 | 第51页 |
| ·本章小结 | 第51-53页 |
| 第四章 版图设计 | 第53-62页 |
| ·版图设计和ESD保护 | 第53页 |
| ·ESD电路的版图设计 | 第53-58页 |
| ·开启均匀性问题 | 第54-55页 |
| ·电流均匀性问题 | 第55-57页 |
| ·Latch-up问题 | 第57-58页 |
| ·PDP行扫描驱动芯片的版图设计 | 第58-61页 |
| ·ESD器件的版图 | 第58-59页 |
| ·全芯片ESD保护版图 | 第59-61页 |
| ·本章小结 | 第61-62页 |
| 第五章 实验测试结果 | 第62-66页 |
| ·高压ESD器件的测试结果 | 第62-65页 |
| ·PDP行扫描驱动芯片的ESD测试结果 | 第65页 |
| ·本章小结 | 第65-66页 |
| 第六章 结论 | 第66-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-71页 |
| 攻硕期间取得的研究成果 | 第71页 |
