基于FPGA的高速3DES加密芯片的设计与实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 1 绪论 | 第9-14页 |
| ·课题的背景和意义 | 第9-11页 |
| ·课题的研究方法和技术路线 | 第11-12页 |
| ·研究的基础理论与方法 | 第11页 |
| ·本研究的技术路线 | 第11-12页 |
| ·本课题的主要研究内容及创新点 | 第12-13页 |
| ·论文安排 | 第13页 |
| ·本章小结 | 第13-14页 |
| 2 预备知识 | 第14-35页 |
| ·加解密原理简介 | 第14-15页 |
| ·3DES 加密算法原理简介 | 第15-28页 |
| ·DES 加密算法原理简介 | 第15-16页 |
| ·初始变换IP | 第16-18页 |
| ·轮函数运算 | 第18-21页 |
| ·子密钥生成 | 第21-23页 |
| ·DES 算法的工作模式 | 第23-26页 |
| ·3DES 加密算法原理 | 第26-28页 |
| ·系统的开发环境 | 第28-32页 |
| ·硬件描述语言Verilog HDL | 第28-29页 |
| ·QUARTUS II 开发环境 | 第29-30页 |
| ·Modelsim SE 6.0c | 第30-31页 |
| ·FPGA 简介 | 第31-32页 |
| ·芯片选择和设计方法 | 第32-34页 |
| ·本章小结 | 第34-35页 |
| 3 国内外研究现状与分析 | 第35-40页 |
| ·算法研究介绍与分析 | 第35-38页 |
| ·硬件实现研究介绍与分析 | 第38-39页 |
| ·本章小结 | 第39-40页 |
| 4 3DES 密码芯片的体系结构设计 | 第40-59页 |
| ·设计方案选择 | 第40页 |
| ·3DES 系统总体设计 | 第40-43页 |
| ·运算模块的流水线设计 | 第43-50页 |
| ·密钥模块的设计 | 第50-55页 |
| ·F 函数模块的设计 | 第55-58页 |
| ·本章小结 | 第58-59页 |
| 5 RTL 模型设计与仿真 | 第59-75页 |
| ·仿真验证概述 | 第59页 |
| ·仿真验证的常用方法 | 第59-60页 |
| ·各个模块RTL 级设计及仿真结果分析 | 第60-74页 |
| ·S 盒模块 | 第60-62页 |
| ·F 函数模块 | 第62-64页 |
| ·子密钥模块 | 第64-69页 |
| ·DES 运算模块 | 第69-71页 |
| ·3DES 系统总模块 | 第71-74页 |
| ·本章小结 | 第74-75页 |
| 6 FPGA 实现 | 第75-79页 |
| ·3DES 系统总模块的综合 | 第75-76页 |
| ·综合结果分析 | 第76-78页 |
| ·本章小结 | 第78-79页 |
| 结论 | 第79-81页 |
| 参考文献 | 第81-85页 |
| 致谢 | 第85-86页 |
| 攻读学位期间发表的学术论文 | 第86-87页 |
