| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第一章 绪论 | 第10-15页 |
| ·DMB-TH系统简介 | 第10页 |
| ·差错控制技术 | 第10-12页 |
| ·信道编码理论及其发展 | 第11-12页 |
| ·LDPC码的发展 | 第12页 |
| ·FPGA设计方法介绍 | 第12-14页 |
| ·设计目标和论文组织 | 第14-15页 |
| 第二章 LDPC码基本原理 | 第15-28页 |
| ·LDPC码的定义 | 第15-16页 |
| ·LDPC码TANNER图表示 | 第16-17页 |
| ·LDPC码的构造 | 第17-21页 |
| ·LDPC码的随机构造 | 第17-19页 |
| ·LDPC码的代数构造 | 第19-21页 |
| ·LDPC码的译码算法 | 第21-28页 |
| ·古典译码方案 | 第22页 |
| ·现代译码方案 | 第22-28页 |
| 第三章 DMB-TH系统中采用的LDPC码 | 第28-42页 |
| ·具有循环特性的线性分组码 | 第28-32页 |
| ·循环码的概念和性质 | 第28-29页 |
| ·准循环码 | 第29-32页 |
| ·DMB-TH系统中采用的LDPC码 | 第32-42页 |
| ·DMB-TH系统中QC-LDPC码的重要参数 | 第32-33页 |
| ·DMB-TH系统中QC-LDPC码的构造方法介绍 | 第33-42页 |
| 第四章 DMB-TH系统中LDPC码的编解码算法研究及性能仿真 | 第42-48页 |
| ·QC-LDPC码的编码算法 | 第42-44页 |
| ·QC-LDPC码的译码算法 | 第44-45页 |
| ·算法性能仿真结果 | 第45-48页 |
| 第五章 DMB-TH系统中LDPC编码器的硬件设计与实现 | 第48-76页 |
| ·LDPC编码器设计原理 | 第48-52页 |
| ·LDPC编码器设计要求 | 第48-49页 |
| ·LDPC编码器设计思想 | 第49-52页 |
| ·LDPC编码器的FPGA设计介绍 | 第52-66页 |
| ·parity_wr_to_fifos模块 | 第54-58页 |
| ·data_wr_to_fifos模块 | 第58-60页 |
| ·parity_fifo1、parity_fifo2和parity_fifo3模块 | 第60-61页 |
| ·data_fifo1、data_fifo2和data_fifo3模块 | 第61-62页 |
| ·rd_fifos_gen模块 | 第62-65页 |
| ·enc_out模块 | 第65-66页 |
| ·LDPC编码器的时序仿真结果 | 第66-73页 |
| ·QPSK调制方式下的结果 | 第66-67页 |
| ·16QAM调制方式下的结果 | 第67-70页 |
| ·64QAM调制方式下的结果 | 第70-73页 |
| ·LDPC编码器设计总结 | 第73-76页 |
| 第六章 总结 | 第76-77页 |
| 参考文献 | 第77-79页 |
| 致谢 | 第79-80页 |
| 作者攻读学位期间发表的学术论文目录 | 第80页 |
