高级在轨系统帧同步数据PCI接收卡的设计
| 摘要 | 第1-4页 |
| Abstract | 第4-9页 |
| 第一章 引言 | 第9-14页 |
| ·课题背景 | 第9-11页 |
| ·国内外研究现状及发展趋势 | 第11页 |
| ·课题研究工作 | 第11-12页 |
| ·课题的目的和意义 | 第12-13页 |
| ·论文的组织结构 | 第13-14页 |
| 第二章 AOS 体系研究 | 第14-23页 |
| ·AOS 主网模型 | 第14-15页 |
| ·AOS 业务功能 | 第15-16页 |
| ·AOS 数据单元格式 | 第16-19页 |
| ·CCSDS 源包 | 第16页 |
| ·CCSDS 包装协议数据单元(E_PDU) | 第16页 |
| ·CCSDS 位流协议数据单元(B_PDU) | 第16-17页 |
| ·CCSDS 多路复用协议数据单元(M_PDU) | 第17页 |
| ·CCSDS 虚拟信道数据单元(VCDU) | 第17-19页 |
| ·AOS 数据的传输过程 | 第19-23页 |
| ·下行数据流处理过程 | 第20-21页 |
| ·上行数据流处理过程 | 第21-23页 |
| 第三章 AOS 帧同步的原理 | 第23-28页 |
| ·AOS 帧同步的格式 | 第23页 |
| ·帧同步实现的几种方法及比较 | 第23-26页 |
| ·AOS 帧同步的实现方法 | 第26-28页 |
| 第四章 系统硬件软件开发平台的构建 | 第28-35页 |
| ·开发工具简介 | 第28-29页 |
| ·CYCLONE 系列器件 | 第29-30页 |
| ·FPGA 设计 | 第30-32页 |
| ·VHDL 硬件描述语言 | 第32-34页 |
| ·FPGA 开发板简介 | 第34-35页 |
| 第五章 PCI 总线研究与分析 | 第35-46页 |
| ·PCI 总线概述 | 第35-36页 |
| ·PCI 总线信号的定义 | 第36-39页 |
| ·系统信号 | 第36-37页 |
| ·地址和数据信号 | 第37页 |
| ·接口控制信号 | 第37-38页 |
| ·仲裁信号 | 第38页 |
| ·错误报告信号 | 第38-39页 |
| ·中断信号 | 第39页 |
| ·附加信号 | 第39页 |
| ·PCI 总线命令 | 第39-40页 |
| ·基本传输控制 | 第40-41页 |
| ·PCI 总线读写访问时序 | 第41-46页 |
| ·配置读访问时序 | 第41-42页 |
| ·配置写访问时序 | 第42-43页 |
| ·I/O 空间和存储器空间读访问时序 | 第43-44页 |
| ·I/O 空间和存储器空间写访问时序 | 第44-46页 |
| 第六章 PCI 总线控制器的设计与实现 | 第46-55页 |
| ·PCI 总线接口电路的设计 | 第46-47页 |
| ·PCI 从方式控制模块的组成 | 第47-50页 |
| ·PCI 顶层模块 | 第47-48页 |
| ·配置选择模块 | 第48页 |
| ·基址检查模块 | 第48页 |
| ·状态机转换模块 | 第48页 |
| ·锁存模块 | 第48-50页 |
| ·PCI 总线控制器的逻辑实现 | 第50-55页 |
| ·PCI 从方式控制模块 | 第50-51页 |
| ·DMA 数据传输模块 | 第51-52页 |
| ·控制FIFO 读取信号产生模块 | 第52-53页 |
| ·奇偶校验功能模块 | 第53-55页 |
| 第七章 AOS 帧同步接收电路的FPGA 设计 | 第55-64页 |
| ·移位模块 | 第56-57页 |
| ·识别器 | 第57-59页 |
| ·分频器 | 第59-60页 |
| ·前后方保护 | 第60-62页 |
| ·帧同步器的总体设计 | 第62-64页 |
| 第八章 AOS 帧同步接收卡的综合设计 | 第64-77页 |
| ·帧同步接口卡的总体设计 | 第64-65页 |
| ·驱动程序的设计 | 第65-67页 |
| ·应用程序的设计 | 第67-68页 |
| ·硬件实现及结果验证 | 第68-72页 |
| ·性能分析 | 第72-74页 |
| ·课题设计过程中遇到的问题和解决方法 | 第74-77页 |
| ·帧同步接收器的保护系数 | 第74页 |
| ·毛刺现象 | 第74-77页 |
| 第九章 结论 | 第77-78页 |
| 参考文献 | 第78-81页 |
| 致谢 | 第81-82页 |
| 作者简介 | 第82页 |
