| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第一章 绪论 | 第8-13页 |
| ·数字信号处理及数字滤波概述 | 第8-10页 |
| ·数字信号处理及其发展 | 第8-9页 |
| ·数字滤波概述 | 第9-10页 |
| ·数字信号处理器的特点及比较 | 第10-12页 |
| ·本文的主要研究内容与章节安排 | 第12-13页 |
| 第二章 现场可编程逻辑器件及硬件描述语言 | 第13-22页 |
| ·FPGA的发展现状 | 第13页 |
| ·FPGA器件的基本结构 | 第13-15页 |
| ·VHDL语言及开发环境 | 第15-18页 |
| ·VHDL语言简介 | 第15-16页 |
| ·FPGA的开发环境 | 第16-18页 |
| ·FPGA的设计开发应用流程 | 第18-22页 |
| ·设计输入 | 第18-19页 |
| ·综合 | 第19-20页 |
| ·适配 | 第20页 |
| ·功能仿真和时序仿真 | 第20-21页 |
| ·数据下载和编程 | 第21-22页 |
| 第三章 基于FPGA的数字滤波器的软件设计 | 第22-44页 |
| ·FIR数字滤波器理论基础 | 第22-24页 |
| ·FIR数字滤波器的直接型网络结构 | 第22-23页 |
| ·FIR滤波器的网络结构优化 | 第23-24页 |
| ·FIR数字滤波器的模型设计 | 第24-31页 |
| ·窗函数法设计 FIR滤波器 | 第24-27页 |
| ·Matlab设计数字滤波器 | 第27-29页 |
| ·滤波模型的指标确定 | 第29-31页 |
| ·FIR数字滤波器的各模块 VHDL语言描述及设计 | 第31-44页 |
| ·各模块层次划分 | 第31-32页 |
| ·顶层模块接口 | 第32-33页 |
| ·时序控制采样输出模块 | 第33-36页 |
| ·移位寄存模块 | 第36-37页 |
| ·加法器模块 | 第37-39页 |
| ·乘法器模块 | 第39-44页 |
| 第四章 基于 FPGA的数字滤波器的硬件设计 | 第44-56页 |
| ·系统硬件方案总体设计 | 第44页 |
| ·FIR数字滤波器核心硬件结构 | 第44-47页 |
| ·核心 FPGA芯片 EP1K30TC144-3介绍 | 第44-46页 |
| ·芯片内部电路配置结构 | 第46-47页 |
| ·实际外围电路结构 | 第47-52页 |
| ·A/D采样部分电路设计 | 第47-49页 |
| ·D/A转换 | 第49-51页 |
| ·JTAG下载配置电路 | 第51-52页 |
| ·其它的硬件系统介绍 | 第52-56页 |
| ·电路板供电电源 | 第52-53页 |
| ·芯片管脚锁定 | 第53-55页 |
| ·电路的 PCB板设计 | 第55-56页 |
| 第五章 系统调试及实验分析 | 第56-61页 |
| ·FIR数字滤波器的幅频响应 | 第56-58页 |
| ·FIR数字滤波器的低通滤波特性 | 第58-60页 |
| ·实验结果综合分析 | 第60-61页 |
| 第六章 结束语 | 第61-62页 |
| 参考文献 | 第62-64页 |
| 在校期间发表的论文 | 第64-65页 |
| 后记 | 第65页 |