| 1 前言 | 第1-12页 |
| 1．1 示波器概述 | 第6-9页 |
| 1．1．1 示波器的基本工作原理 | 第6-7页 |
| 1．1．2 数字存储示波器的优势及发展现状 | 第7-8页 |
| 1．1．3 便携式数字存储示波器的发展现状 | 第8-9页 |
| 1．2 论文所做的研究工作、意义及主要创新点 | 第9-10页 |
| 1．3 论文的组织结构 | 第10-12页 |
| 2 ARM和CPLD技术基础 | 第12-25页 |
| 2．1 ARM技术及应用 | 第12-21页 |
| 2．1．1 ARM发展概述 | 第12-13页 |
| 2．1．2 ARM处理器与MCU、MPU的关系及其特点 | 第13页 |
| 2．1．3 ARM嵌入式系统开发 | 第13-17页 |
| 2．1．4 ARM7TDMI-S体系结构介绍 | 第17-21页 |
| 2．2 CPLD技术及应用 | 第21-25页 |
| 2．2．1 CPLD发展概述 | 第21-22页 |
| 2．2．2 CPLD开发基础 | 第22-25页 |
| 3 系统整体设计方案 | 第25-31页 |
| 3．1 系统整体设计流程 | 第25-26页 |
| 3．1．1 系统整体设计流程图 | 第25页 |
| 3．1．2 开发工具及语言介绍 | 第25-26页 |
| 3．2 拟实现的技术指标 | 第26-27页 |
| 3．3 系统整体设计方案对比及最终方案介绍 | 第27-29页 |
| 3．3．1 系统可能的实现方案 | 第27-28页 |
| 3．3．2 最终设计方案介绍 | 第28-29页 |
| 3．4 元器件的选择 | 第29-31页 |
| 4．硬件平台电路设计 | 第31-67页 |
| 4．1 前端数据采集部分硬件电路设计 | 第31-41页 |
| 4．1．1 信号调理电路 | 第31-35页 |
| 4．1．2 信号整形电路 | 第35页 |
| 4．1．3 触发电路 | 第35-37页 |
| 4．1．4 A／D转换电路 | 第37-39页 |
| 4．1．5 FIFO电路 | 第39-41页 |
| 4．2 CPLD内部控制逻辑和外围电路 | 第41-53页 |
| 4．2．1 CPLD内部功能模块及实现 | 第41-46页 |
| 4．2．2 硬件丢数 | 第46-52页 |
| 4．2．3 CPLD芯片介绍 | 第52-53页 |
| 4．3 数据处理部分的硬件设计 | 第53-62页 |
| 4．3．1 S3C44BOX简介 | 第53-55页 |
| 4．3．2 SDRAM模块 | 第55-57页 |
| 4．3．3 FLASH模块 | 第57-58页 |
| 4．3．4 LCD接口模块 | 第58-60页 |
| 4．3．5 IDE接口模块 | 第60-61页 |
| 4．3．6 键盘接口模块 | 第61-62页 |
| 4．4 平台调试接口—JTAG接口 | 第62-64页 |
| 4．5 电源、晶振及复位电路模块 | 第64-65页 |
| 4．6 PCB板设计 | 第65-67页 |
| 5 结论 | 第67-69页 |
| 致谢 | 第69-70页 |
| 参考文献 | 第70-71页 |
| 附录Ⅰ：攻读硕士学位期间发表的论文及获得的奖励 | 第71-72页 |
| 附录Ⅱ：主要元器件的性能参数标准及选定器件的相应标准 | 第72-75页 |
| 附录Ⅲ：完整的硬件平台电路图及PCB图 | 第75-84页 |