基于状态检测的硬件防火墙实现技术研究
| 目录 | 第1-7页 |
| 图目录 | 第7-9页 |
| 表目录 | 第9-10页 |
| 摘要 | 第10-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-18页 |
| 1．1 课题研究背景 | 第12-13页 |
| 1．2 研究现状 | 第13-16页 |
| 1．2．1 国内外防火墙研究比较 | 第13-15页 |
| 1．2．2 状态检测技术的引进 | 第15-16页 |
| 1．2．3 性能问题 | 第16页 |
| 1．3 本文的主要工作 | 第16-17页 |
| 1．4 本文的组织结构 | 第17页 |
| 1．5 本文的研究成果 | 第17-18页 |
| 第二章 基于状态检测的硬件防火墙总体结构设计 | 第18-34页 |
| 2．1 状态检测技术与传统技术分析 | 第18-21页 |
| 2．1．1 包过滤技术 | 第18-19页 |
| 2．1．2 应用层网关 | 第19-20页 |
| 2．1．3 状态检测技术 | 第20-21页 |
| 2．2 流行的开发工具研究与分析 | 第21-27页 |
| 2．2．1 Iptables/Netfilter | 第21-25页 |
| 2．2．2 Iptables的优势 | 第25-27页 |
| 2．3 硬件防火墙总体设计 | 第27-32页 |
| 2．3．1 防火墙工作流程 | 第28页 |
| 2．3．2 防火墙总体结构设计 | 第28-29页 |
| 2．3．3 主控板软件逻辑结构 | 第29-30页 |
| 2．3．4 过滤板设计 | 第30-32页 |
| 2．3．5 设计特点 | 第32页 |
| 2．4 本章小结 | 第32-34页 |
| 第三章 状态检测技术流程设计 | 第34-46页 |
| 3．1 概述 | 第34页 |
| 3．2 状态检测工作流程设计 | 第34-45页 |
| 3．2．1 状态检测工作流程 | 第34-35页 |
| 3．2．2 状态表项 | 第35-36页 |
| 3．2．3 数据包在用户空间的状态 | 第36-37页 |
| 3．2．4 状态表项刷新分析 | 第37-45页 |
| 3．3 本章小结 | 第45-46页 |
| 第四章 状态检测控制器的硬件设计 | 第46-61页 |
| 4．1 技术路线 | 第46-50页 |
| 4．1．1 思考 | 第46页 |
| 4．1．2 两种研究技术 | 第46-47页 |
| 4．1．3 CAM器件 | 第47-49页 |
| 4．1．4 CYNSE70256器件 | 第49-50页 |
| 4．2 硬件设计 | 第50-53页 |
| 4．2．1 状态检测技术硬件设计 | 第50-51页 |
| 4．2．2 状态控制模块 | 第51-53页 |
| 4．2．3 该硬件设计特点 | 第53页 |
| 4．3 数据结构 | 第53-55页 |
| 4．3．1 CAM中的数据结构 | 第54页 |
| 4．3．2 SRAM数据结构 | 第54-55页 |
| 4．4 地址空间管理 | 第55-57页 |
| 4．4．1 存放空白结点的地址 | 第55页 |
| 4．4．2 使用两条链 | 第55-56页 |
| 4．4．3 记录最后一个表项的地址 | 第56-57页 |
| 4．4．4 三种算法比较 | 第57页 |
| 4．5 状态机监视 | 第57-60页 |
| 4．5．1 状态表项处理模块状态机 | 第57-58页 |
| 4．5．2 时间戳修改模块状态机 | 第58-59页 |
| 4．5．3 五元组搜索模块状态机 | 第59-60页 |
| 4．6 本章小结 | 第60-61页 |
| 第五章 硬件性能评价 | 第61-66页 |
| 5．1 器件特性分析 | 第61-62页 |
| 5．1．1 CAM写时钟 | 第61页 |
| 5．1．2 CAM搜索时钟 | 第61页 |
| 5．1．3 SRAM写时钟 | 第61-62页 |
| 5．2 性能计算 | 第62-65页 |
| 5．2．1 状态检测操作分析 | 第62-63页 |
| 5．2．2 时钟分析 | 第63页 |
| 5．2．3 最大连接数 | 第63-64页 |
| 5．2．4 缓冲区容量与FIFO容量 | 第64-65页 |
| 5．3 本章小结 | 第65-66页 |
| 第六章 总结与展望 | 第66-69页 |
| 6．1 本文的工作 | 第66页 |
| 6．2 展望 | 第66-69页 |
| 致谢 | 第69-70页 |
| 附录: 作者硕士期间发表论文情况 | 第70-71页 |
| 参考文献 | 第71-72页 |
