| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 1 绪论 | 第10-15页 |
| ·研究背景和意义 | 第10页 |
| ·国内外研究现状 | 第10-12页 |
| ·国外研究现状 | 第10-12页 |
| ·国内FPGA研究发展现状 | 第12页 |
| ·主要研究内容和论文结构 | 第12-15页 |
| ·研究目的 | 第12-13页 |
| ·研究内容和技术途径 | 第13-14页 |
| ·论文结构 | 第14-15页 |
| 2 XC4000E系列FPGA结构及特性概述 | 第15-28页 |
| ·可配置逻辑功能块(CLB) | 第16-20页 |
| ·函数发生器 | 第16-17页 |
| ·触发器 | 第17-18页 |
| ·快速进位逻辑 | 第18页 |
| ·函数发生器的RAM模式 | 第18-19页 |
| ·控制信号 | 第19-20页 |
| ·输入/输出功能块(IOB) | 第20-21页 |
| ·可编程互连资源(Interconnect Resources) | 第21-24页 |
| ·互连线 | 第22-24页 |
| ·通用单长度长线 | 第22-23页 |
| ·通用双长度长线 | 第23页 |
| ·水平/垂直长线 | 第23页 |
| ·全局连线和缓冲器 | 第23-24页 |
| ·I/O布线 | 第24页 |
| ·可编程开关矩阵 | 第24页 |
| ·XC4000E系列FPGA的配置过程 | 第24-28页 |
| ·专用引脚 | 第24页 |
| ·配置模式 | 第24-26页 |
| ·主模式 | 第25页 |
| ·外设模式 | 第25页 |
| ·串行从模式 | 第25-26页 |
| ·数据流格式 | 第26页 |
| ·配置顺序 | 第26-28页 |
| 3 CLB和IOB的测试 | 第28-39页 |
| ·FPGA仿真/测试过程中面临的主要问题和解决方法 | 第28页 |
| ·FPGA中典型的故障模型 | 第28-30页 |
| ·固定型故障 | 第28-29页 |
| ·桥接故障 | 第29页 |
| ·暂态故障 | 第29页 |
| ·延迟故障 | 第29-30页 |
| ·可配置功能块(CLB)的测试 | 第30-38页 |
| ·通用器件的测试 | 第30-31页 |
| ·多路开关 | 第30-31页 |
| ·查找表 | 第31页 |
| ·单个CLB的测试 | 第31-34页 |
| ·CLB矩阵的测试 | 第34-36页 |
| ·CLB矩阵的可控性和可观察性问题 | 第36-37页 |
| ·设计实现及仿真结果 | 第37-38页 |
| ·设计实现 | 第37-38页 |
| ·仿真结果 | 第38页 |
| ·输入输出功能块IOB的测试 | 第38-39页 |
| 4 FPGA互连资源和CIM测试 | 第39-44页 |
| ·FPGA互连资源的仿真和测试 | 第39-44页 |
| ·FPGA互联资源的故障模型 | 第39页 |
| ·三次编程的单故障诊断方法 | 第39-41页 |
| ·编程方法 | 第39-40页 |
| ·测试图形 | 第40-41页 |
| ·结论 | 第41页 |
| ·六次编程的单故障诊断方法 | 第41-44页 |
| ·编程方法 | 第41-42页 |
| ·测试图形和结论 | 第42-44页 |
| 5 进位逻辑模块(CLM)和函数发生器RAM模式测试 | 第44-57页 |
| · | 第44-48页 |
| ·进位逻辑模块的基本结构 | 第44-45页 |
| ·进位逻辑模块的仿真和测试 | 第45-47页 |
| ·基本方法 | 第45页 |
| ·CLM的最小测试集 | 第45-47页 |
| ·设计实现和仿真结果 | 第47-48页 |
| ·函数发生器RAM模式的测试 | 第48-57页 |
| ·RAM配置的方式 | 第48-49页 |
| ·RAM故障模型和测试算法 | 第49-52页 |
| ·故障模型 | 第49-51页 |
| ·March测试算法 | 第51-52页 |
| ·以阵列为基础对函数发生器的RAM模式进行测试的方法 | 第52-55页 |
| ·设计实现与仿真结果 | 第55-57页 |
| 6 总结 | 第57-59页 |
| 致谢 | 第59-60页 |
| 参考文献 | 第60-63页 |
