基于BM算法的RS译码器IP核设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 绪论 | 第8-10页 |
| ·引言课题研究的背景及意义 | 第8-9页 |
| ·论文的主要内容和主要贡献 | 第9页 |
| ·论文的篇章结构 | 第9-10页 |
| 第二章 RS 译码原理 | 第10-22页 |
| ·RS 码的相关代数理论 | 第10-14页 |
| ·有限域 | 第10-11页 |
| ·有限域元素的表示和运算法则 | 第11-14页 |
| ·RS 码 | 第14页 |
| ·RS 译码的基本原理 | 第14-18页 |
| ·删除译码的基本原理 | 第18-20页 |
| ·RS 码的截短与打孔 | 第20-22页 |
| ·缩短RS 码 | 第20-21页 |
| ·打孔RS 码 | 第21-22页 |
| 第三章 RS 译码算法和实现 | 第22-73页 |
| ·有限域运算的实现 | 第22-26页 |
| ·传统的RS 译码算法和实现 | 第26-38页 |
| ·伴随式计算模块 | 第27-28页 |
| ·关键方程求解算法及实现 | 第28-35页 |
| ·错误位置和错误值计算模块的实现 | 第35-38页 |
| ·改进的RS 译码算法和实现 | 第38-59页 |
| ·关键方程求解模块的改进 | 第40-49页 |
| ·对伴随式载入方式的改进 | 第49-54页 |
| ·对缩短码译码算法的改进 | 第54-59页 |
| ·删除译码的算法及实现 | 第59-68页 |
| ·删除位置数计算模块的实现 | 第60页 |
| ·KES 模块的实现 | 第60-66页 |
| ·打孔RS 码的译码 | 第66-68页 |
| ·自检错电路的设计 | 第68-69页 |
| ·译码器的接口设计及时序 | 第69-73页 |
| 第四章 仿真与测试 | 第73-83页 |
| ·功能仿真 | 第73-76页 |
| ·时序仿真 | 第76-77页 |
| ·硬件性能对比 | 第77-78页 |
| ·硬件平台测试 | 第78-80页 |
| ·噪声信道下的仿真 | 第80-83页 |
| 第五章 图形界面的实现 | 第83-85页 |
| 第六章 总结与展望 | 第85-86页 |
| 致谢 | 第86-87页 |
| 参考文献 | 第87-90页 |
| 攻读硕士学位期间取得的研究成果 | 第90-91页 |
