| 摘要 | 第1-7页 |
| ABSTRACT | 第7-17页 |
| 第1章 绪论 | 第17-30页 |
| ·研究背景 | 第17-22页 |
| ·利用多核加速串行应用的研究意义 | 第17-20页 |
| ·传统线程级并行技术的局限 | 第20-22页 |
| ·线程级推测并行技术 | 第22-26页 |
| ·事务存储技术简介 | 第22-23页 |
| ·线程级推测技术简介 | 第23-25页 |
| ·将线程级推测技术与事务存储技术相结合的优势 | 第25-26页 |
| ·论文研究目标和主要工作 | 第26-28页 |
| ·论文结构 | 第28-30页 |
| 第2章 相关研究工作 | 第30-54页 |
| ·线程级推测技术发展趋势 | 第30-38页 |
| ·硬件式线程级推测 | 第30-31页 |
| ·软件式线程级推测 | 第31-33页 |
| ·软硬结合式线程级推测 | 第33-34页 |
| ·线程级推测代表性工作Hydra | 第34-38页 |
| ·事务存储技术发展趋势 | 第38-47页 |
| ·硬件支持的事务存储系统实现方案 | 第39-41页 |
| ·软件支持的事务存储系统实现方案 | 第41-43页 |
| ·事务存储代表性研究工作LogTM | 第43-47页 |
| ·线程级推测与事务存储技术结合的技术发展趋势 | 第47-52页 |
| ·软硬件结合的技术发展趋势 | 第47-49页 |
| ·线程级推测与事务存储技术结合的代表性研究工作TCC | 第49-52页 |
| ·小结 | 第52-54页 |
| 第3章 线程级推测并行性研究方法与剖析工具 | 第54-72页 |
| ·线程级推测并行性研究方法 | 第54-61页 |
| ·线程划分与推测执行模型 | 第54-56页 |
| ·线程级推测并行化的性能影响因素 | 第56-58页 |
| ·线程级依赖分析方法 | 第58-59页 |
| ·剖析指导的线程划分机制 | 第59-60页 |
| ·基于事务存储的线程划分方案 | 第60-61页 |
| ·线程级推测并行性剖析工具 | 第61-71页 |
| ·剖析方案框架设计 | 第61-62页 |
| ·剖析工具实现机制 | 第62-69页 |
| ·OpenPro剖析工具集设计说明 | 第69-71页 |
| ·小结 | 第71-72页 |
| 第4章 线程级推测并行性的应用适应性研究 | 第72-90页 |
| ·应用分类与研究意义 | 第72-74页 |
| ·实验方案说明 | 第74页 |
| ·桌面应用的适应性分析 | 第74-79页 |
| ·应用选取说明 | 第74-76页 |
| ·针对循环结构的性能评测 | 第76-78页 |
| ·针对子程序结构的性能评测 | 第78页 |
| ·小结 | 第78-79页 |
| ·多媒体应用的适应性分析 | 第79-83页 |
| ·应用选取说明 | 第79-80页 |
| ·针对循环结构的性能评测 | 第80-82页 |
| ·针对子程序结构的性能评测 | 第82-83页 |
| ·小结 | 第83页 |
| ·高性能计算应用的适应性分析 | 第83-88页 |
| ·应用选取说明 | 第83-84页 |
| ·针对循环结构的性能评测 | 第84-87页 |
| ·针对子程序结构的性能评测 | 第87页 |
| ·小结 | 第87-88页 |
| ·小结 | 第88-90页 |
| 第5章 多核事务存储处理器系统设计优化 | 第90-107页 |
| ·简介 | 第90-92页 |
| ·设计思路 | 第90-91页 |
| ·优化方案 | 第91-92页 |
| ·硬件结构模型 | 第92-95页 |
| ·硬件体系结构 | 第92-93页 |
| ·推测执行硬件支持机制 | 第93-94页 |
| ·按序提交硬件支持机制 | 第94-95页 |
| ·编程模型 | 第95-100页 |
| ·循环封装 | 第96-97页 |
| ·变量声明调整 | 第97-98页 |
| ·运行时库 | 第98-99页 |
| ·编译器支持 | 第99-100页 |
| ·线程执行模型 | 第100-104页 |
| ·概述 | 第100-101页 |
| ·推测线程初始化 | 第101-102页 |
| ·推测线程启动 | 第102页 |
| ·推测线程执行 | 第102-103页 |
| ·推测线程提交 | 第103-104页 |
| ·PTT模拟器实现 | 第104-105页 |
| ·GEMS模拟器简介 | 第104-105页 |
| ·PTT模拟器实现说明 | 第105页 |
| ·小结 | 第105-107页 |
| 第6章 支持推测并行化的多核事务存储体系结构性能评测 | 第107-133页 |
| ·实验方案 | 第107-111页 |
| ·方案概述 | 第107-109页 |
| ·测试程序集 | 第109页 |
| ·实验配置及其计算访存通信代价模型 | 第109-111页 |
| ·基本性能评测 | 第111-117页 |
| ·加速比分析 | 第111-113页 |
| ·回退率分析 | 第113-114页 |
| ·IPC分析 | 第114-115页 |
| ·缓存缺失率分析 | 第115-116页 |
| ·链路延迟分析 | 第116-117页 |
| ·小结 | 第117页 |
| ·系统性能影响因素评测 | 第117-123页 |
| ·互联拓扑 | 第117-119页 |
| ·令牌传递开销 | 第119页 |
| ·L2 Cache组织 | 第119-121页 |
| ·线程启动策略分析 | 第121-122页 |
| ·线程重试策略分析 | 第122-123页 |
| ·小结 | 第123页 |
| ·剖析指导的优化方案 | 第123-131页 |
| ·设计原理 | 第123-126页 |
| ·在线剖析PCL性能分析模型 | 第126-128页 |
| ·线程启动阶段的优化 | 第128-130页 |
| ·线程执行阶段的优化 | 第130-131页 |
| ·小结 | 第131页 |
| ·小结 | 第131-133页 |
| 第7章 全文总结 | 第133-139页 |
| ·研究工作和成果 | 第133-136页 |
| ·主要创新 | 第136-138页 |
| ·进一步的工作 | 第138-139页 |
| 参考文献 | 第139-148页 |
| 致谢 | 第148-150页 |
| 在读期间发表的学术论文与取得的研究成果 | 第150-152页 |
| 在读期间参与的科研项目 | 第152-153页 |