| 摘要 | 第4-5页 |
| abstract | 第5-6页 |
| 第1章 绪论 | 第9-17页 |
| 1.1 课题来源 | 第9页 |
| 1.2 研究背景及意义 | 第9-10页 |
| 1.3 研究现状 | 第10-15页 |
| 1.3.1 FPGA结构 | 第10-13页 |
| 1.3.2 FPGA设计流程 | 第13-14页 |
| 1.3.3 FPGA布局算法研究现状 | 第14-15页 |
| 1.4 本文主要研究内容 | 第15-16页 |
| 1.5 论文组织架构 | 第16-17页 |
| 第2章 现有FPGA布局算法研究 | 第17-31页 |
| 2.1 FPGA的布局问题 | 第17-22页 |
| 2.1.1 布局的问题定义 | 第17页 |
| 2.1.2 优化目标 | 第17-18页 |
| 2.1.3 线长的估算模型 | 第18-20页 |
| 2.1.4 Virtex-5逻辑资源约束 | 第20-22页 |
| 2.2 FPGA布局算法分析 | 第22-30页 |
| 2.2.1 基于模拟退火的布局算法 | 第23-26页 |
| 2.2.2 基于解析式的布局算法 | 第26-29页 |
| 2.2.3 布局算法的比较与分析 | 第29-30页 |
| 2.3 本章小结 | 第30-31页 |
| 第3章 基于Virtex-5的FPGA布局算法研究与实现 | 第31-51页 |
| 3.1 现代FPGA布局的预处理 | 第31-34页 |
| 3.1.1 整体的布局设计 | 第31-32页 |
| 3.1.2 分层建立逻辑坐标 | 第32-33页 |
| 3.1.3 不同粒度的封装 | 第33-34页 |
| 3.2 线长驱动的全局布局研究与实现 | 第34-42页 |
| 3.2.1 构建解析型算法网表 | 第35-36页 |
| 3.2.2 构建求解矩阵 | 第36-39页 |
| 3.2.3 根据力模型的一种均匀展开方法及实现 | 第39-42页 |
| 3.3 线长驱动的局部布局的研究与实现 | 第42-48页 |
| 3.3.1 布局合法化处理 | 第43-45页 |
| 3.3.2 低温模拟退火改进优化 | 第45-48页 |
| 3.4 算法复杂度分析 | 第48-49页 |
| 3.5 本章小结 | 第49-51页 |
| 第4章 实验结果及分析 | 第51-62页 |
| 4.1 实验环境和测试电路 | 第51-52页 |
| 4.2 力展开法对重叠率的影响 | 第52-57页 |
| 4.3 局部布局对全局布局的优化结果 | 第57-58页 |
| 4.4 不同布局方法的比较 | 第58-61页 |
| 4.5 本章小结 | 第61-62页 |
| 第5章 总结与展望 | 第62-64页 |
| 5.1 总结 | 第62-63页 |
| 5.2 展望 | 第63-64页 |
| 致谢 | 第64-65页 |
| 参考文献 | 第65-69页 |
| 攻读学位期间获得与学位论文相关的科研成果目录 | 第69页 |